Image524

Przełączanie napięcia o amplitudzie 15 V w czasie 150 ns wymaga prądu o wartości 0,1 mA/pF. W rezultacie zegar sterujący rejestrem o pojemności 10 000 bitów (przy czasie narastania/opadania impulsów zegarowych wynoszącym 150 ns) wymaga dostarczenia prądu o wartości około 200 mA.

Na rysunku 4.670 przedstawiono dwa układy sterujące liniami zegarowymi. Dioda D w schemacie przedstawionym na rys. 4.670a zapewnia właściwą pola-

Rys. 4.670. Układy do sterowania liniami zegarowymi

ryzację tranzystora T3 w stanie wysokim. Dla pojemności linii zegarowych równych kilka tysięcy pikofaradów, należy zmniejszyć wartość rezystora R_x. W układzie przedstawionym na rys. 4.670b tranzystor Tl nie nasyca się, przez co uzyskuje się mniejszą rezystancję wyjściową w stanie wysokim, a więc mniejszą podatność na sprzężenia pojemnościowe. Rezystancja wyjściowa jest sumą rezystancji R₂ i rezystancji wyjściowej tranzystora TL

Jeżeli pojemność linii zegarowej przewyższa wartość 2000 pF, wartość rezystancji R_x powinna być zmniejszona, a bramka sterująca TTL powinna być bramką mocy.

Dla małych pojemności — np. 200 pF, należy zastosować pojemność C_x i diody D3 i D4, aby zapobiec nasyceniu się tranzystora T3 (połączenie oznaczone X powinno być przerwane) i skrócić czas wyłączenia tranzystora T3.

Typowe wartości czasu narastania i opadania impulsów zegarowych dla układu przedstawionego na rys. 4.670a przy sterowaniu pojemnością o wartości 1000 pF wynoszą około 25 ns i 45 ns.

Na rysunku 4.671 przedstawiono schemat ideowy układu, umożliwiającego sterowanie linii zegarowych w rejestrach, z wykorzystaniem układu 75450. Przesunięcie poziomu napięciowego TTL/MOS (w stronę napięć ujemnych) dokonywane jest za pośrednictwem sprzężenia pojemnościowego pomiędzy bramka-