Image521

pojemnościowym. Wadą układu jest to, że czas narastania sygnału wyjściowego zależy wykładniczo od stałej czasowej R_cC_L, ponadto w stanie niskim w rezystorze R_c wydziela się znaczna moc. Wady te można wyeliminować przez zastosowanie dodatkowego układu wtórnika emiterowego i diody (rys. 4.664b).

Rys. 4.664 Układy translatorów sygnałów TTL/MOS

a) i nwerter, b) inwerter z wyjściem wtórnikowym

W układzie tym można zastosować rezystor R_c o większej wartości rezystancji (przy tych samych czasach narastania sygnału wyjściowego) oraz zmniejszyć pobór mocy. W układzie tym poziom sygnału w stanie niskim jest zwiększony o spadek napięcia na diodzie D, W opisanym układzie można uzyskać znacznie krótszy czas narastania napięcia wyjściowego dzięki zmniejszeniu wartości rezystora R_c. W tym przypadku do wyjścia należy dołączyć rezystor szeregowy o wartości około 20 Q.

Dalsze zwiększenie szybkości przełączania obciążenia pojemnościowego (przy tej samej wartości pojemności) lub zwiększanie obciążenia pojemnościowego przy zachowaniu tej samej szybkości przełączania tranzystorów można uzyskać

\^iL Rys. 4.665. Układ do sterowania J wejść o dużej pojemności

przez zastosowanie pary komplementarnych tranzystorów p-n-p — n-p-n (ang. Buster) rys. 4.665. W układzie tym napięcia wyjściowe wynoszą:

Uoh = U_h-2U_be

UOL ⁼ UCEsat + U_D + U_BE + U_L

Układ ten jest przeznaczony do sterowania wejść o dużej pojemności. W stanie U_OH ^w układzie wydziela się minimalna moc.

Rozważmy szczegółowo układ sterowania wejściami CE w pamięci o pojemności 4/:X 16 bitów. Pojemność każdego z czterech wejść CE wynosi C_L — = 448 pF. Aby przełączyć pojemność obciążenia 448 pF w czasie mniejszym niż 30 ns, czyli dla warunku C_L R_s ^ 30* 10^_8/3 rezystancja R_s powinna wynosić około 10