rys 4 33

Przewidywanie

skoków

snn

Cache programu (LI) i prefetcher

Dekoder

instrukcji

IA-32 —z—

Mechanizm tworzenia VLIW

Tablice trafień i przewidywań

£

B

B

B

M

M

M

I

I

F

F

nnnŁm

H Remapowanie stosu rejestrów

Rejestry skoków (8) i predykatów (64)

Rejestry

staloprzecinkowe (128)

Rejestry zmiennoprzecinkowe (128)

3x

JEU

Cache

danych

(LI)

4x

ALU

2X

FPU

Rysunek 4.33. Schemat blokowy procesora Itanium