1b

1b




*


SIO_SER:    ; wysianie z wejścia szeregowego

IN A, (0)    ; odebranych znaków na wyjście

OUT (10H), A ; bezpośrednie IN A, (02H)

El

RET


REQ_SER:    ; wysianie z wejścia bezpośredniego

IN A, (10H)    ; na wyście szeregowe

OUT (OH), A El RET


HI_SER:    ; Wysiania z wejścia równoległego

IN A, (08H)    ; na wyjście szeregowe

OUT (OH), A El RET


PIO_INIT:

LD A,OBCH OUT (OBH),A LD A,09H OUT (OBH),A LD A,05H OUT (OBH),A RET


; 10I11100B: PA - we, PB - wy, tryb 1 ; zapis słowa sterującego do rejestru CR ; 00001001B: wpis 1 do PC4 ; zapis do rejestru sterującego ; 00000101B: wpis 1 do PC2 ; zapis do rejestru sterującego


SIO_INIT:

LD A, 8AH OUT (03H),A LD A, 30H OUT (00H), A LD A, OH OUT (01H), A LD A, OAH OUT (03H), A LD A, 01H OUT (01H), A RET


7 bit word, 1 bit stop, odd parity 10001010B, parametry transmisji, LCR7 = 1 wpis do LCR

dla szybkości transmisji 2400 b/s dieln. = wpis do mniej znaczącego bajtu dzielnika

wpis do bardziej znaczcego bajtu dzielnika 00001010B parametry transmisji LCR7 = 0 wpis do LCR

wpis 00000001B do IER


30H


.END



Wyszukiwarka

Podobne podstrony:
15 RS422 Rx-RS422 Tx+ RS422 Tx- wejscie szeregowe wyjście szeregowe 11-30DV24VMP przełącznik
rys0b Wejścia równoległe Wejście szeregowe Szeregów* wejścia w przód) wstecz) Zegarowe
;Listing 7.3 Testowanie stanu linii wejściowej #define in gpio, x ;x=0,1, 2, 4, 5 - wybór linii port
1. Zbadaj zbieżność następujących szeregów: °    Ś(in(n + D} ’ • ii)
Zdjęcie1284 (6) 1)    Rozstrzygnąć, czy szereg V (-l)M+1 In--,jest zbieżny w2+l bezwz
ona i paw(1b) PEACOCK LADY KEY • Cross stitch in two
Image134 (3) Projekty AVT W popularnych kartach dźwiękowych mamy do dyspozycji jedno gniazdo wejścio

więcej podobnych podstron