skanuj0003

II. Wykonanie ćwiczenia

wejściowej

1. Przy pomocy pakietu Active - HDL przeprowadzić specyfikację

bramki logicznej ..................

'At - (y * x_i    *91*

fi ' ^x9^xtY_y, +

2. Przeprowadzić symulację działania zaprojektowanego układu.

Opis układu w języku VHDL oraz przebiegi symulacji wydrukować.

3. Przy pomocy pakietu Active — HDL przeprowadzić specyfikację o................. wejściach..............................

4.    Przeprowadzić symulację działania zaprojektowanego układu.

5.    Opis układu w języku VHDL oraz przebiegi symulacji wydrukować.

6.    Przeprowadzić specyfikację układów z pkt. 1 i 3 w postaci schematów blokowych w edytorze BDE pakietu Active-HDL z odwzorowaniem procesu symulacji. Wyniki wydrukować.

7.    Przeprowadzić syntezę i implementację układów z punktu 6 z wykorzystaniem pakietu ISE firmy Xilinx w układach FPGA serii Spartan lub Virtex. Raporty z syntezy wydrukować (wykorzystanie zasobów, parametry czasowe).

8.    Przeprowadzić symulację czasową działania zaprojektowanych układów. Wyniki symulacji wydrukować.