oak egzamin 2

oak egzamin 2





Organizacja i Architektura Komputerów

zaaama egzaminacyjne



1





1. (8p) Wykonaj konwersję następujących liczb:


ZZEE

a)    983 (dec) =

b)    01110011 (U2) =

c)    8c2ah (hex) =

d)    -77 (dec) =

(hex)

(dec)

(NKB)

(U2)

c* CC M Qr1


2. (2p) Częstotliwość zegara taktującego pewien wynosi f = 2.4 GHz Oblicz czas trwania cyklu procesora. Wynik podaj w nanosekundach (ns)

T cpu =1    1 ns


3. (2p) Pewien procesor potrzebuje do wykonania mstrukqi średnio 1,8 cykla. Po dokonaniu pewnych ulepszeń w architekturze jego pamięci cache uzyskano współczynnik wzrostu wydajności procesora równy 1,5. Oblicz, ile wynosi CPI dla tego procesora po dokonaniu ulepszeń w pamięci cache


CPI =


] cykla


4. (8p) Po wykonaniu badań statystycznych okazało się, że dla pewnego procesora operacje arytmetyczno-logiczne występują z względną częstością równą 39%. CPI instrukcji arytmetyczno togicznych wynosi 1,6 natomiast CPI pozostałych instrukcji (innych mź arytmetyczno-logiczne) wynosi 1,2. Po przeprojektowaniu ALU udato się zmniejszyć CPI instrukcji arytmetyczno-łogicznych do 1,4 Oblicz parametr Frac«>h oraz współczynnik wzrostu wydajności procesora (speedup) Skorzystaj z prawa Amdahla


Fracht- = [ speedup - [


r~

“i

i_


5. (4p) Podane niże) parametry pamięa cache mają wpływ na wielkość czasu dostępu do pamięci AMAT Które z tych parametrów trzeba zwiększyć, a które zmniejszyć by skroac czas dostępu AMAT? Parametry, które w tym celu trzeba zmniejszyć oznacz znakiem minus (-), natomiast parametry, które trzeba zwiększyć oznacz znakiem plus (+):


a)    miss peoatty

b)    hit time

c)    miss ratę

d)    hit ratę


6—-(6p) Pamięć cache w pewnym procesorze sfaaaakterystykę l


anęne = 1 cykl

penalty = 50 cykli

trafień (hit



ratę)


>est 49 razy większy od

^    > i    ___ ArA/lHI


^    NsTralej Obite Ile'wynos, średn,

dostępo eto pamięa AMAT:



Odra




- I



podpis


rT


(6p) Początkowa zawartość rp^irA-i ~ następująca-    re,esłrow Procesora Pentium jest

= 363711    bx = 2d7eh


a)


b)


rejestrów (w kodzie

szesnastkowym) po wykonaniu następujących ,nstrukq,:

sub ax,1001h

™ — L

_J h

ao=r

1 h

mov dh.bł

dh =1

Zł h

bx = f-

_1 h


Jakich trybów adresowania użyto w powyższych instrukriach do wskazania drugiego z argumentów? Zaznacz odpowiednie pole znakiem x.


a)


b)


bezpośredni    □

rejestrowy    □

natychmiastowy □ pośredni    q

bezpośredni    C

rejestrowy

natychmiastowy _

pośredni


8. (8p) Pewien procesor ma 4-stopniowy potok instrukqi Czas trwania operaqi w poszczególnych stopniach (wliczając czas potrzebny na zbuforowame wyjścia stopnia w rejestrach) wynosi odpowiednio 100, 150, 150 i 100 ps Po przeprojektowaniu procesora zastosowano potok 5-stopniowy o takim samym łącznym czasie pracy równym 500 fis, ale zrównoważono czas pracy poszczególnych stopni w taki sposób, że każdy zmdi wykonuje swoje zadanie w takim samym czasie Oblicz przepływność instrukq. w procesorze przed wytaanem zabiegu zrównoważenia czasu pracy stopni (throughputj) i po zrównoważeniu (throughput_2)


throughputj = [ throughputj =


] GOPS GOPS



Wyszukiwarka

Podobne podstrony:
oak egzamin 3 1 Organizacja i Architektura Komputerów zadania egzaminacyjne imię i nazwiskoZZIC grup
viewer3 Architektura komputerów Przykładowe pytania egzaminacyjne. 1.    Przedstaw n
lastscan2 (17) R. ak. 2004/2005 4 marca, 2005 r. EGZAMIN POPRAWKOWY Ż ARCHITEKTURY KOMPUTERÓW 1. &nb
organizacyjna i architektura systemów komputerowych
dsc00055 (18) Architektura i organizacja (1/2) Występuje rozróżnienie między architekturą komputera
Architektura komputerów I Architektura komputera - sposób organizacji elementów tworzących komputer.
oak egzamin 1 1 procesora jest rówi y 0 5 ns fl*y ma zegar !■ 2 *3i ¥»*cna t -~Xh her; » «r- - -q i
Architektura komputerów I Architektura komputera - sposób organizacji elementów tworzaŁcych komputer
A9 19Komunikacja procesora z innymi elementami architektury komputera Zmiana organizacji magistrali

więcej podobnych podstron