oak egzamin 3

1

Organizacja i Architektura Komputerów zadania egzaminacyjne

imię i nazwisko

ZZIC

grupa    dal§

imdpis

1. (5p) Które z podanych niżej cech charakteryzują architekturę RISC, a które odnoszą się do architektury CISC? Zaznacz w odpowiednich polach literę R dla RISC lub C dla CISC.

a)    obszerna lista instrukdijduża liczba rozkazów)

b)    duża liczba rejestrów GP

c)    mała liczba instrukcji

d)    stała długość instrukcji (w bajtach)

e)    zróżnicowana długość instrukcji (w bajtach)

2. (4p) Wykonaj konwersję następujących liczb:

a)    1284 (dac)    =

b)    -65 dac    =

cj    7D4C (hex)    =

d)    10011001 (U2) =

(hex)

(U2)

(NKB)

(dac)

3. (2p) Podaj zawartość kolejnych czterech komórek (bajtów) pamięci o adresach od 1000h do 1003h przechowujących liczbę 6F457C8Ah zapisaną w systemie Httfa-andian

adres 1000h adres lOOlh adres 1002h adres 1003h

4. (6p) Oblicz średnie CPI dla prooesora, którego lista instrukcji ma następującą charakterystykę:

•    instrukcje arytmetyczne występują z częstością 38%

•    CPI instrukcji arytmetycznych = 1

•    Instrukcje przestań występują z częstością 45%

•    CPI instrukcji przestań = 2

•    CPI pozostałych instrukcji (innych niż arytmetyczne i przesiania) = 2,4

CPI procesora = I I

5. (6p) Załóż, że w procesorze o charakterystyce podaną w zad. 4 dokonano ulepszenia, które spowodowało zmniejszenie CPI instrukcji przesłań z 2 do wartości równą 1,4. Oblicz współczynnik wzrostu wydajności procesora spowodowany tym ulepszeniem. Zastosuj prawo Amdahla. Ile wynosi parametr Fracenh?

Fracenh    =    CZU

speedup    =    L I

6. (6p) Rozważ system komputerowy o następującej charakterystyce podsystemu pamięci:

7. (6p) Pewien procesor ma 6-atopniowy potok Inalrukójl Czaty realizacji zadań w kolejnych stopniach potoku podana w pa tą następujące 60, 90, 80, 70, 70. Na wyjściu każdogo stopnia potoku znajduje się rejestr (bufor) o c/atło propagafjjl równym 20 ps. Oblicz czas kompletowaniu Instrukcji w potoku (lattancy) oraz jego przepustowość (throughput) w OÓPS

lattency    =    ps

throughput « li OOP!

8. (4p) Poniżej podano cztery przykładowe sekwencje Instrukcji w języku asemblera x86. Zbadaj, czy występują w nich hazardy, a jeśli tak to jakiego typu ? Oznacz odpowiednia hazardy skrótami RAW, WAR lub WAW W przypadku braku hazardu postaw znak(minus).

a)	mov add	cx,[bx] ax,cx	i . i
b)	mov mov	dx,cx ax,bx	I-1
c)	mov add	bx,67a4h bx,cx	CUD
d)	mov mov	ax,1075 ds,ax	cza

9. (5p) Określ tryby adresowania, których użyło w następu¹ jących instrukcjach asemblera x86 do wskazania drugiego z argumentów (source). Zastosuj następujące skróty:

R-rejestrowy N-natychmiastowy D-bezpośredni PR - pośredni rejestrowy BI - bazowo-indeksowy RW - rejestrowy względny

a)	mov	ax,var1
b)	mov	ax,(8i+400]
c)	mov	ax,dx
d)	mov	ax,[bxj
e)	mov	ax,300h

10. (6p) Załóżmy, że rejestr segmentu 08 procesora Pentium zawiera liczbę 604Ch.

a) określ fizyczny adres użyty do zaadresowania drugiego argumentu w instrukcji:

mov ah,(bx]

jeśli rejestr BX zawiera liczbę 21D7h I jest włączony tryb adresów rzeczywistych x86 [raal-addraaa moda)

adres fizyczny ■ l    - lh

b) określ fizyczny adres użyty do zaadresowania drugiego argumentu w instrukcji.

mov ah,[30FF4125hj

jeśli deskryptor segmentu wskazywany przez 08 w polu adresu bazowego zawiera liczbę 22001 lAflh I jest włączona standardowa segmentacja.

adres fizyczny ¹ I    ] fi

1

   Pamięć operacyjna jest adresowana 32-bitowo i ma pojemność 2® bajtów

•    Pamięć cache ma pojemność 16 KB

•    Linijka ma rozmiar 32 bajtów

•    Zastosowano odwzorowanie bezpośrednie

Oblicz następujące parametry tego systemu:

a)    liczba bitów znacznika w pamięci cache    =    [    I

b)    liczba różnych linijek z pamięci operacyjną

odwzorowanych na tę samą linijkę w cache    =    I    I

c)    łączna ficzba bitów w inijce    =    f    l