rys 7 2

CLK

FRAME#

AD

T1	T2 T3		T4	T5	T6	T7	T8	T9	T10
I	I	I	I	I	I	I	I	I	I
	— S	art tra	ismisji
ML								h	f- _
				(ws)				(ws)	_^Koniec^\

t

►

t

C/BEx#

IRDY#

TRDY#

DEVSEL#

BE

BE

beXbe

BE

									- Inicjator niegotowy
	\							\	._r.
			A	t—	“ Urzć	dzenie	docel<	we nie	gotowe Magistral^
		\	1	\					t wolna
		A_							J—-

t

AD - adres Dx - dane BE - transmitowane bajty czterosłowa WS - stan oczekiwania Rysunek 7.2. Przebieg transmisji na magistrali PCI