Układ U20 pracuje jako przerzutnik monostabi1ny. Szerokość impulsu wyjściowego Jest określona przez elementy R34 i C24. Szerokość impulsu = l.lxR34xC24, co daje w przybliżeniu 0.5 sekundy. Wyjście układu Ckońcówka 9} jest aktywne stanem "wysokim". Sygnał z końcówki 9 układu U20 podawany Jest na wejście inwertera U8.
Wyjście układu U8 jest aktywne stanem "niskim". Sygnał RESET inicjuje całą logiką procesora i powoduje, że procesor ładuje licznik rozkazów adresem pierwszej instrukcji systemu operacyjnego określanego mianem KERNAL. Adres startowy przechowywany Jest w lokacjach parnią ci o adresach SFFFC i SFFFD. Pierwsza instrukcja jest dekodowana i wykonywana dając systemowi KERNAL kontrolą nad działaniem komputera.
Rys.2. Układ zerowania.
Układ zegara systemowego zbudowany jest w oparciu o rezonator kwarcowy Y1 o czą stotl i wości 14.31818 MHz. Układ U31 Jest podwójnym oscylatorem sterowanym napiąciem CVC03. Sygnał wyjściowy na końcówce 10 o cząstotliwości 14.31818 MHz nazywany jest zegarem koloru C5COLORD. Rezystor R27 umożliwia dokładną regulacją czą stotliwości wyjściowej. Układ U30 jest dzielnikiem czą stotliwości, który na wyjściu C końcówka 6!) dostarcza sygnału o czą stotl i wości 2MHz.
Układ U29 Cprzerzutnik typu DD pracuje w układzie dzielnika przez 2, dając na wyjściu Ckońcówka 9} sygnał o częstotliwości 1MHz.
Układ U32 pracuje jako detektor fazy, porównując sygnał wyjściowy z układu U29 z sygnałem zegara $0. Napiącie wyjściowe na końcówce 8 jest proporc jonal ne do różnicy faz pomiądzy sygnałami wejściowymi. Druga połowa układu U31 generuje sygnał zegara o cząstotliwości 8.1818 MHz nazywany zegarem kropek CDOT CLOCK}.
Układ VIC dzieli częstotliwość sygnału DOT CLOCK przez osiem i wyprowadza sygnał zegarowy $0 na końcówce 17. Wyjście detektora fazy jest podłączone do końcówki 2 układu U31 sterującej częstotliwością sygnału DOT CLOCK. Tak zamknięta pętla sprzężenia zwrotnego powoduje, że sygnał DOT CLOCK śledzi sygnał $COLOR.