68 (9)

136 Opis rozkazów

<r>. Jest możliwych sześć kombinacji trybów adresowania argumentów

<r> i <s>-

ORL A, Rr

Operacja: A <- A v Rr gdzie Rr = RO,..., R7 (z ustawionego w danej

chwili zbioru)

Kod:

0 10 0

1 n n ro

48H-4FH

Liczba cykli: 1

ORL A, @Ri

Operacja: A <- A v(Ri) gdzie Ri = RO, R1 (z ustawionego w danej

chwili zbioru)

Kod:

0 1 0 0 0 1 1 i

Liczba cykM:		1
ORL A,	ad
Operacja: A		«- A v(ad)
Kod:	0 1	00 0101
	a7	ao
Liczba cykli:		1
ORLA,	#n

Operacja: A «- A v n

Kod:

0 10 0	0 10 0
«-	11 -+

46H, 47H

45H 44H

Liczba cykl: 1

ORL ad, A

Operacja: (ad) «- (ad) vA

42H

Kod:	0 10 0	0 0 10
	a?	ao
Liczba cykli: 1
ORL ad, #n
Operacja: (ad) <-		(ad) vn
Kod:	0 10 0	0 0 11
	a7	ao
	«- n -»

43H

Liczba cykli: 2

Uwaga! Jeżeli danego rozkazu użyto do zmiany stanu wyjścia, to zostaje odczytana i zmodyfikowana zawartość rejestru wyjściowego portu (a nie stan logiczny z końcówek układu).

ORL C, bit (ang. logieal OR carry with direct bit) bit sumuj logicznie z bitem

Operacja: CY «- CY v(bit)

Kod:

0 111 b7

0 0 10 bo

72H

Liczba cykli: 2

Jeżeli wartość logiczna bitu o podanym adresie bezpośrednim jest równa 1, to do znacznika przeniesienia CY (akumulator procesora boolows-kiego) wpisuje się jedynka. W przeciwnym razie zawartość CY nie zmienia się (zawartość CY jest sumowana logicznie z zawartością zaadresowanego bitu).

ORL C,/bit (ang. logical OR carry with compłement ofdirect bit) sumuj logicznie z negacją bitu

Operacja: CY «- CY v(bit)