8 (1464)

Proces przetwarzania w przetworniku n-bitowym składa się z Kolejnych kroków. W każdym kroku przetwarzania impuls z generatora zegarowego powoduje przesunięcie w rejestrze przesuwającym stanu logicznego 1 o jedno miejsce (np. w k -tym kroku a_k = 1). Stan ten jest wpisywany następnie do odpowiedniego przerzutnika rejestru wyjściowego (b_k = 1), powodując przyrost napięcia kompensującego na wyjściu przetwornika C/A o wartość A U_k - U_K/2^k, przy czym napięcie odniesienia U_R jest równe pełnemu zakresowi przetwarzania. W każdym kroku przetwarzania aktualna wartość napięcia kompensującego jest porównywana z napięciem U_/ i w zależności od wyniku porównania zostaje ustalony stan przerzutnika b_k w rejestrze wyjściowym. Jeśli U_k > V,, to przerzutnik b_k pozostaje 1 i odpowiadająca mu składowa napięcia kompensującego UJ2^k jest nadal włączona jako składnik napięcia U_k przy następnych porównaniach. Natomiast, gdy U_k < U_r to następuje skasowanie przerzutnika (b_k = 0) i w ten sposób wyłączenie odpowiadającej mu składowej napięcia U_k. Stan logiczny 1 w rejestrze przesuwającym jest przesuwany o jedno miejsce (a_k =0, a_ktl = 1) i rozpoczyna się następny krok przetwarzania, w którym napięcie U_f jest porównywane z kolejną wartością napięcia U_k, zwiększoną w stosunku do poprzednio ustalonej o AU_k - UJ2^iłl.

Wartość napięcia kompensującego U_k po n krokach przetwarzania można więc wyrazić wzorem

A Ur U_k = Yb_k —

^k U ¹ 2^k

gdzie b_k = 1, jeśli wartość napięcia U_k po &-tym kroku jest mniejsza od jeśli

U,, czyli

^k U

5>. TT < ",

i»l 2

lub rów-

oraz b_k = 0, jeśli wartość U_k po A:-tym kroku przetwarzania jest większa na U_r czyli jeśli

Y,^b>~ > u,

i=l

2‘

W ten sposób po n krokach przetwarzania, cyfrowa zawartość rejestru wyjściowego jest z dokładnością UJ2" równoważnikiem analogowej wartości napięcia Uj i może zostać przekazana do urządzeń zewnętrznych.

Zaletą metody kompensacji wagowej jest krótki czas przetwarzania. Ponieważ przetwornik n -bitowy wymaga tylko n kroków przetwarzania, więc czas ten jest równy nT_c (gdzie T_c — czas trwania jednego kroku) i jest niezależny od wartości napięcia przetwarzanego. Wadą metody, mającej znaczenie w niektórych dziedzinach zastosowań, jest duża nieliniowość różniczkowa, uwarunkowana właściwościami przetwornika C/A. Niemonotoniczność charakterystyki przetwornika A/C może być przyczyną brakujących kodów (czyli tzw. dziur kodowych) w charakterystyce całego przetwornika A/C.

Metoda kompensacji ró\ Amiernej

Przetwornik z kompensacją równomierną działa podobnie jak układ z kompensacją wagową z ią różnicą, że równoważenie napięcia U_r odbywa się za pomocą równomiernych przyrostów AU_k o wadze najmniej znaczącego bitu.

Napięcie kompensujące jest generowane w przetworniku cyfrowo-analogowym przez przetwarzanie na wartość analogową cyfrowej zawartości licznika, jak to przedstawiono na schemacie blokowym na rys. 7.14. Zliczanie impulsów zegarowych rozpoczyna się po skasowaniu licznika sygnałem zewnętrznym i trwa aż do chwili, gdy napięcie kompensujące U_k przekroczy wartość napięcia przetwarzanego U_r Wówczas następuje zmiana stanu kompensatora K, zamknięcie bramki B i zakończenie przetwarzania. Przebieg napięcia kompensującego w funkcji czasu ma kształt schodkowy o wartości napięciowej schodka odpowiadającej wartości napięciowej najmłodszego bitu AU_k = U_KI2" i czasie trwania schodka, który jest równy okresowi generatora zegarowego t_c. Stan licznika po zamknięciu bramki B jest cyfrowym równoważnikiem chwilowej wartości napięcia U, w momencie zakończenia przetwarzania.

Rys. 7.14. Przetwarzanie A/C z kompensacją równomierną: a) schemat blokowy przetwornika, b) przebieg napięcia na wyjściu przetwornika C/A

Wadą tej metody jest długi czas przetwarzania o wartości maksymalnej równej 2"t_e w przypadku napięcia U, równego pełnemu zakresowi przetwarzania.

Metoda bezpośredniego porównania równoległego

Przetwarzanie metodą porównania równoległego jest najszybszym ze znanych sposobów przetwarzania A/C. Podczas przetwarzania następuje jednoczesne porównanie napięcia l/_y ze wszystkimi poziomami kwantowania. Realizacją układową tej metody jest łańcuch komparatorów spolaryzowanych z dzielnika rezystorowego, zasilanego ze źródła napięcia odniesienia, rys. 7.15.

117