■ Architektura RISC
■ Niewielki pobór prądu np. dla 4 MHz i 3V praca w trybie:
□ Active: 2.8 mA
□ Idle Modę: 0.8 mA
□ Power-down Modę: <1 pA
■ 118 Instrukcj - większość „Single Clock Cycle Execution”
■ 32 rejestry ogólnego zastosowania (8-bitów)
■ Wydajność do 10 MIPS przy zagarze 10 MHz
■ W pełni statyczne wykonanie (można zatrzymać zegar)
■ Wiele wersji wykonania (wielkość, pamięci RAM, Flash, peryferia)
■ Programowalne linie l/O (ilość zależna od wersji)