109856

Advanced Schottky	TTL AS	8	1.7	13,6	48
Adv. Low Power	TTL ALS	12	4	4.8	40
FAST	TTL F	5.5	3.5	19	33

Wszystkie układy TTL zasilane są napięciem 5V±5% (5V±10%- układy 54xx) Napięcia stanów logicznych:

Stan niski (0)- to napięcie 0.2 V (przedział: 0V- 0,4 V)

Stan wysoki( I)- to napięcie 3,5 V (przedział 2,4 V- 5 V)

UKŁAD CMOS

RODZINA	OZNACZENIE	Ucc[VJ	Tp (ns)	fpracylMIlz]
Z bramką MOS metalową	4000B (74C)	3- 18	125	4
Szybkie	HC	2-6	8	50
Szybkie (zamienniki TTL)	HCT	5	8	50
Zaawansowane	AC.(AHC)	2-6	3(5.2)	160(115)
Zaawansowane (zamienniki TTL)	ACT.(AHCT)	5	3(5.2)	160(115)
Niskonapięciowe	LV	2-5.5	9	70
Zaawans. niskonapięciowe	ALVC	1.2- 3,6	3	300

Ponieważ moc tracona jest proporcjonalna do kwadratu napięcia zasilama układy CMOS VLSI dostosowane są do niższego napięcia zasilania: 3,3 V lub 2,5 V.

Układy CMOS o malej szybkości działania zasilane z baterii mają obniżone napięcia zasilania, nawet do 0.8 V- 1.5 V.

Układy serii 4000B (74C) pozwalają na pracę w szerokim zakresie napięć zasilama 3- 18 V i znajdują zastosowanie w warunkach dużych zakłóceń zewnętrznych.

Określ podstawowe parametry statyczne i dynamiczne (napięcie zasilania, stany logiczne, charakterystyka przejściowa, moc tracona, czasy propagacji) układów TTL i CMOS.

•    Napięcie zasilania - Wartość napięcia przyłożonego do układu, wymagana do podłączenia i sprawnej pracy układu. Wszystkie układy TTL zasilane są napięciem 5V +/- 5%. Układy CMOS w zależności od rodzaju: procesory, pamięci - 3,3V; 2,5V; zegarki kalkulatory - 0,8-l,5V; układy o szerokim zakresie napięć - 3-18V.

•    Stany logiczne - Układy TTL i CMOS realizują funkcje logiczne opisane algebrą Boole'a. Wejścia i wyjścia tych układów mogą przyjmować stany „0" lub „1" które odpowiadają określonym wartościom napięcia. Dla zwykle stosowanej logiki dodatniej 0 to stan niskiego napięcia (Iow), 1 stan wysokiego napięcia (high).

•    Charakterystyka przejściowa - Zależność pomiędzy wartościami napięcia wejścia i wyjścia. Uwy=f(Uwe), obrazują przy jakim napięciu następuje przejście ze stanu logicznego 1 do 0. Przykładowe cha-ki dla CMOS i TTL: