3784499430

KATEDRA SYSTEMÓW ELEKTRONIKI MORSKIEJ

Tematy magisterskie 2014/2015

KSEMM1408

Transmisja danych w trybie 2eSST na układzie programowalnym FPGA

Data transmission in 2eSST modę for programmable Circuit (FPGA)

Opiekun pracy Konsultant pracy Cel pracy

Zadania do wykonania

Źródła

Liczba wykonawców Uwagi

dr inż. Jacek Marszal mgr inż. Mariusz Rudnicki

Projekt przewiduje implementację algorytmu trybu transmisji 2eSST w środowisku IDE (Integrated Developement Environment) dla układów FPGA firmy Xylinx. Rezultatem projektu będzie kod programu oraz dokumentacja techniczna.

1.    Analiza problemu do rozwiązania

2.    Zdefiniowanie produktu pracy projektowej

3.    Zapoznanie się ze specyfikacją magistrali VMEbus w trybie 2eSST

4.    Implementacja algorytmu trybu transmisji 2eSST w środowisku IDE

5.    Symulacja i tesUnvanie zaimplementowanego algorytmu w środowisku IDE

Dostępne u opiekuna pracy