1148441020

3. Pomiar czasu dostępu pamięci od zmiany adresu.

Wykorzystując elementy dostępne na płytce ćwiczeniowej zaprojektować układ pomiaru czasu dostępu pamięci EPROM przy zmianie adresu.

Po zatwierdzeniu schematu przez prowadzącego połączyć układ pomiarowy i przeprowadzić pomiary dla różnych adresów i różnych bitów słowa wyjściowego. Porównać uzyskane wyniki z danymi katalogowymi.

4. Pomiar czasu dostępu pamięci od zmiany sygnału !CS.

Występujący w następnych pomiarach stan wysokiej impedancji wykrywany jest przy pomocy dodatkowego dzielnika napięcia przyłączanego do badanego wyjścia pamięci. W stanie nieaktywnym sygnału !CS dzielnik wymusza na wyjściu poziom napięcia równy ok. połowie napięcia Ucc. W stanie aktywnym sygnału !CS bufor wyjściowy pamięci wymusza właściwy stan logiczny, innymi słowy „przeciąga” wyjście dzielnika do wartości poziomu LOW lub HIGH.

Przebiegi czasowe ilustrujące zasadę pomiaru czasu dostępu pamięci przy sterowaniu sygnałem !CS przedstawione są na poniższym rysunku.

Wykorzystując elementy dostępne na płytce ćwiczeniowej zaprojektować układ pomiaru czasu dostępu pamięci EPROM przy zmianie sygnału !CS.

Po zatwierdzeniu schematu przez prowadzącego połączyć układ pomiarowy i przeprowadzić pomiary czasów dostępu dla różnych adresów i różnych bitów słowa wyjściowego. Porównać uzyskane wyniki z danymi katalogowymi.

Przeszkicować z ekranu oscyloskopu kształt uzyskanych przebiegów z zaznaczeniem kryteriów pomiaru badanych parametrów.

3