1155786852

- 2-3

-    9 lini zasilania, które rozprowadzają napięcia +12V, -12V,

+ 5V, —5V.

Operacje zapisu/odczytu bajtu do/z pamięci inicjowane przez mileroprocesor trwają standardowo 4- takty zegarowe, tj. 840 ns, natomiast operacje zapisu/odczytu bajtu do/z urządzeń we/wy trwają 5 taKtów zegarowych, tj. i, 05 ns. Operacje te mogą być. wydłużane o całKowitą wielokrotność taktów zegarowych vr wyniku ustawienia linii "gotowości" interfejsu w stan "LOW" przez zaadresowane urządzenie.

Przesłania inicjowane przez kanały DMA. trwają zawsze 5 taktów zegarowych, tj. i. 05 ns. Operacje odświeżania pamięci trwają 4 takty zegarowe, tj. 840 ns 1 są inicjowane co 72 takty zegarowe, tj.    około 15 ps.

Szyna adresowa interfejsu systemowego pozwala zaadresować pamięć w o£»szarzfe 1 MB. Do adresowania urządzeń we/wy używa sic * tylko linii adresowych A0+A9, co po odliczeniu adresów wykorzystanych na pakiecie procesora daje 758 rożnych adresów urządzeń we/wy. Wszystkie sygnały interfejsu systemowego mogą być obciążone przez Jednostki sterujące maksymalnie 2 standardowymi obciążeniami LS-TTL. Poziomy sygnałów są zgodne z poziomami TTL.