Technika cyfrowa - Laboratorium nr 7
Wykonanie niniejszego ćwiczenia wymaga od studenta posiadania wiedzy i umiejętności z zakresu:
• zasad działania oraz sposobów formalnego opisu przerzutników synchronicznych typu D i JK ze szczególnym uwzględnieniem tablicy wzbudzeń,
• własności i zastosowań automatów Moore'a oraz Mealy'ego do opisu układów sekwencyjnych,
• zasad działania i sposobu projektowania liczników synchronicznych zliczających w założonym zakresie liczenia, w różnych kierunkach (w przód, w tył, rewersyjnie) z wykorzystaniem różnych sposobów kodów i różnych przerzutników,
• podstaw posługiwania się narzędziem Xilinx ISE, a w szczególności tworzenia projektu opartego na schemacie, wykonania operacji implementacji, przeprowadzenia symulacji opartej na jednostce testowej (ang. test bench) implementowanej w języku VHDL.
Projektowanie liczników synchronicznych jest zagadnieniem bardzo obszernym i jako takie jest szeroko omawiane w dostępnej literaturze. Niniejsze ćwiczenie ma na celu jedynie wstępne przedstawienie zasady działania, struktur oraz elementów projektowania różnorodnych liczników synchronicznych. W ramach wstępu do praktycznych ćwiczeń zaprezentowany zostanie przykład projektowy wybranego licznika synchronicznego.
Liczniki synchroniczne stanowią pewien podzbiór synchronicznych układów sekwencyjnych. Jednak w stosunku do ogólnych metod projektowania układów sekwencyjnych projektowanie liczników charakteryzuje się szeregiem uproszczeń. Licznik, o którym mowa w przykładzie jest układem, który nie posiada wejścia. W tym sensie stanowi więc układ autonomiczny. W omawianym przypadku redukcji ulega także funkcja wyjścia, bowiem wyjściem układu jest wektor stanów wewnętrznych, reprezentujący kolejne wartości „zliczanych" impulsów zegarowych. Z punktu widzenia teorii automatów, wejście zegarowe nie może być traktowane jako wejście układu. W znaczeniu praktycznym sygnał zegarowy jest właśnie tym wejściem, którego zmiany będą rejestrowane przez układ licznika.
2.1. PRZYKŁAD PROJEKTOWY
Zadanie
Zaprojektuj synchroniczny licznik binarny trzybitowy (modulo 8) oparty na przerzutnikach typu JK zliczający wstecz.
Ze względu na brak wejść, opis za pomocą grafu nie jest zbyt przydatny i dlatego też zastosowany zostanie opis w postaci tabeli stanów. W przypadku licznika nie występuje także proces kodowania stanów, a w konkretnym omawianym przykładzie nie będą realizowane także funkcje wyjścia. W celu wypełnienia tablic Karnaugh konieczne będzie posłużenie się tablicą wzbudzeń przerzutnika JK, znaną np. z wykonanych wcześniej ćwiczeń laboratoryjnych.
Wszystkie założenia projektowe zawarte są w treści zadania. Licznik binarny trzybitowy determinuje konieczność użycia trzech przerzutników, których rodzaj jest również określony w treści zadania. W procesie projektowym znany jest także arbitralnie przyjęty model ogólnej struktury układu przedstawiony na rys. 1, w którym zespół przerzutników taktowany jest wspólnym sygnałem zegarowym. Na wyjścia licznika składają się wyjścia poszczególnych przerzutników. Projektowanie licznika w praktyce sprowadza się zatem do wyznaczenia zbioru funkcji logicznych nazywanych funkcjami przejść 6,.
Strona 3 z 14