Microsoft PowerPoint - E12PamieciRejestry.pptx

The Schmitt Trigger

A Schmitt trigger is a device with two important properties:

1. The voltage-transfer characteristic

Out

1. The voltage transfer characteristic

of the device displays

different

switching thresholds for positive

switching thresholds for positive--

nd n

tiv

nd n

tiv

in input si n ls

and negative

and negative--going input signals.

going input signals.

6 marca 2011

Wojciech Kucewicz

M--

M+

The Schmitt Trigger

2. It responds to a slowly changing input waveform with a

fast

transition time at the output.

Out

M+

6 marca 2011

Wojciech Kucewicz

M--

Positive

Positive FFee

eeddback in

back in BBistable

istable CCircuits

ircuits

Positive

Positive FFee

eeddback in

back in BBistable

istable CCircuits

ircuits

6 marca 2011

Wojciech Kucewicz

8ram

The Schmitt Trigger

Out

High switch threshold for the low

High switch threshold for the low--to

to--high

high

Low switch threshold for the high

Low switch threshold for the high--to

to--low

low

Low switch threshold for the high

Low switch threshold for the high--to

to--low

low

M+

M--

6 marca 2011

Wojciech Kucewicz

Fast transition time

Pamięci

Najprostszymi układami mającymi własności pamiętania są

j y

przerzutniki.

Funkcję prostych pamięci mogą spełniać również rejestry i liczniki.

ję p

gą p

ję p

gą p

Pamięci są to specjalne układy komórek pozwalające na pamiętanie

Pamięci są to specjalne układy komórek pozwalające na pamiętanie kk--

słów

słów o długości

o długości nn--bitów

bitów (Pamięć o pojemności k x n)

(Pamięć o pojemności k x n)

słów

słów o długości

o długości nn bitów

bitów. (Pamięć o pojemności k x n)

. (Pamięć o pojemności k x n)

Zespół wszystkich komórek pamięciowych danego układu tworzy

matrycę pamięciową

Poziome paski matrycy nazywamy

wierszami (liniami słowa),

a pionowe

kolumnami (liniami bitu)

6 marca 2011

Wojciech Kucewicz

––

kolumnami (liniami bitu).

Pamięci

Każde przecięcie wiersza z kolumną wyznacza jedną komórkę

pamięciową matrycy. Aby umożliwić zapis i odczyt stanu określonej

k ó k l

ć d

d l

k ó k l

ć d

d l

komórki, należy zaadresować odpowiednią linię słowa i linię bitu.

L i n i a s ł o w a

Dekoder a

Linia

dresowy wier

Adres wiersza

bit

szyszy

Linia danych

6 marca 2011

Wojciech Kucewicz

Dekoder adresowy kolumn

Adres kolumny

Linia danych

Pamięci

Rodzaje pamięci:

j p

Pamięci

RAM

ROM

RAM

DRAM

SRAM

PROM

EPROM

EEPROM

Flash

EEPROM

6 marca 2011

Wojciech Kucewicz

RAM

Pamięci RAM (Random Access

Pamięci RAM (Random Access Memory

Memory) ) –– pamięci o swobodnym

pamięci o swobodnym

d t i )

żli i j ó

bki i

j k

i bki

d t i )

żli i j ó

bki i

j k

i bki

dostępie) umożliwiają zarówno szybki zapis jak i szybki odczyt

danych do/z

danych do/z pamięci.

pamięci.

Wyróżnia się pamięci statyczne SRAM, w których komórki pamięci są

układy

układy wielotranzystorowe

wielotranzystorowe oraz pamięci dynamiczne DRAM, w

oraz pamięci dynamiczne DRAM, w

których komórki pamięci są

których komórki pamięci są jednotranzystorowe

jednotranzystorowe..

6 marca 2011

Wojciech Kucewicz

Matryca pamięci SRAM

Line n

Line n+1

Line n+2

Line n+3

BL’

6 marca 2011

Wojciech Kucewicz

Kolumn

Kolumn kk

Kolumn

Kolumn kk+1

+1 Kolumn

Kolumn kk+2

Kolumn

Kolumn kk++33

Adresowanie linii słowa

Adresowanie linii słowa realizuje się przy pomocy dekodera słowa.

LA L0

L0 L1

L1 L2

L2 L3

6 marca 2011

Wojciech Kucewicz

Adresowanie linii bitu

Col

Col 0

0 Col

Col 1

1 Col

Col 2

2 Col

Col 33

ColAdrr

ColAdrr Col

Col

0 0

6 marca 2011

Wojciech Kucewicz

0 1

1 0

1 1

Pamięć DRAM

Komórka pamięci DRAM zbudowana jest z jednego tranzystora i

pojemności

pojemności.

Dlatego pamięć DRAM charakteryzuje się:

••

najmniejszą

najmniejszą powierzchnią komórki

powierzchnią komórki

n jmni jsz

n jmni jsz str t m c

str t m c

Linia słowa

••

najmniejszą

najmniejszą stratą mocy

stratą mocy

••

najmniejszym

najmniejszym kosztem

kosztem

Lini
a

Linia słowa

a bitua bitu

cell

K mó k p mi i DRAM

6 marca 2011

Wojciech Kucewicz

Komórka pamięci DRAM

Pamięć DRAM

Pojemność jest rzędu 30

Pojemność jest rzędu 30 --50 fF i składają się na nią pojemności

50 fF i składają się na nią pojemności

pasożytnicze złącza źródła oraz pojemność dedykowana

pasożytnicze złącza źródła oraz pojemność dedykowana.

Tranzystor MOS stanowi przełącznik łączący lub odłączający

kondensator C

od linii bitu zależnie od stanu linii słowa

kondensator C

cell

od linii bitu zależnie od stanu linii słowa.

Linia słowa

Pamiętanie bitu informacji wynika z dwóch stanów ładunku

zmagazynowanego w kondensatorze: stanu naładowania i

Lini
a

Linia słowa

D S

g y

stanu neutralnego. Stany te reprezentują odpowiednio 1 i

Naładowany kondensator ulega stopniowemu rozładowaniu

a bitua bitu

cell

K mó k p mi i DRAM

Naładowany kondensator ulega stopniowemu rozładowaniu

wskutek nieuniknionych upływności. Aby nie dopuścić do

rozładowania kondensatora i tym samym przejścia stanu 1

w stan 0 ładunek musi być co jakiś czas (kilkanaście

śś

6 marca 2011

Wojciech Kucewicz

Komórka pamięci DRAM

milisekund) regenerowany w procesie odświeżania.

Pamięć DRAM

Pojemność jest rzędu 30

Pojemność jest rzędu 30 -- 50 fF i składają się na nią pojemności

50 fF i składają się na nią pojemności

pasożytnicze złącza źródła oraz pojemność dedykowana

pasożytnicze złącza źródła oraz pojemność dedykowana.

Tranzystor MOS stanowi przełącznik łączący lub odłączający

kondensator C

od linii bitu zależnie od stanu linii słowa

Linia słowa

kondensator C

cell

od linii bitu zależnie od stanu linii słowa.

Linia bit

cell

D S

Linia bit

D S

cell

= C

6 marca 2011

Wojciech Kucewicz

Pamięć DRAM

Data

Select

Typowa wartość pojemności C

cell

wynosi ok. 30fF.

cell

Komórka DRAM

6 marca 2011

Wojciech Kucewicz

Gdyby była to pojemność złączowa źródła, to rozmiar

tranzystora znacznie się zwiększa

tranzystora znacznie się zwiększa..

Pamięć DRAM

Odkrywcą koncepcji komórek dynamicznych był R. Dennard w roku

1968

1968.

W komórce zastosowano metalowe elektrody bramki i górnej okładki

kondensatora C

kondensatora C Drugą okładkę stanowi część domieszkowana

Drugą okładkę stanowi część domieszkowana

kondensatora C

. Drugą okładkę stanowi część domieszkowana

obszaru n

źródła tranzystora.

Linia słowa

Linia bit

D S

6 marca 2011

Wojciech Kucewicz

Pamięć DRAM

Data

Polysilicon

Komórka DRAM

ść

Druga

Druga wartwa

wartwa polikrzemowa

polikrzemowa tworzy dużą pojemność do

tworzy dużą pojemność do

źródła, dlatego znacząco obniża się rozmiar komórki.

6 marca 2011

Wojciech Kucewicz

Pamięć DRAM

Innym rozwiązanie jest struktura Kosonocky’ego, gdzie dolną okładkę

stanowi warstwa inwersyjna Jest ona tworzona przez przyłączenie

stanowi warstwa inwersyjna. Jest ona tworzona przez przyłączenie

do górnej okładki wysokiego napięcia U

tj. powyżej napięcia

progowego. Stan nietrwały 1 odpowiada zmniejszeniu napięcia na

kondensatorze (czyli zmniejszeniu ładunku)

Linia słowa

Linia bit

D S

6 marca 2011

Wojciech Kucewicz

Pamięć DRAM

Charakterystycznym zjawiskiem dla pamięci DRAM jest występowanie

błędów powodowanych przez rozpad cząsteczek

błędów powodowanych przez rozpad cząsteczek αα. Cząsteczki

. Cząsteczki αα są

są

emitowane w wyniku rozpadów radioaktywnych

(np. uranu i toru, których śladowe

y y

( p

ilości znajdują się w typowych materiałach stosowanych na obudowy).

Błąd pamięci może pojawić się, gdy tor cząstki przecina strukturę

kondensatora. Przy przelocie cząstki tworzą się pary

kondensatora. Przy przelocie cząstki tworzą się pary el

el--dz

dz., które mogą być

., które mogą być

zbierane w obszarze zubożenia, co zwiększa napięcie kondensatora.

Linia słowa

Linia bit

D S

6 marca 2011

Wojciech Kucewicz

Pamięć DRAM

P j

ść k ó ki

i i C

30 fF

cell

Pojemność komórki pamięci – C

cell

= 30 fF

Pojemność linii bitu - C

= 10 pF

Jakie napięcie na linii bitu wygeneruje ładunek

zgromadzony na pojemności C

cell

cell

⋅

cell

⋅

−

Zmiana napięcia na linii bitu jest rzędu

Zmiana napięcia na linii bitu jest rzędu mV

Zmiana napięcia na linii bitu jest rzędu

Zmiana napięcia na linii bitu jest rzędu mV

6 marca 2011

Wojciech Kucewicz

Zmiana napięcia na linii bitu jest rzędu

Zmiana napięcia na linii bitu jest rzędu mV

Zmiana napięcia na linii bitu jest rzędu

Zmiana napięcia na linii bitu jest rzędu mV

Pamięć DRAM (odświeżanie)

1 2 3

cell

1. Impuls

podłącza do linii bitu inwerter 1, który ustala na linii napięcie U

(napięcie przełączania).

2. Impuls

podłącza do linii bitu pojemność komórki DRAM, zgromadzony ładunek

podwyższa (obniża) nieco napięcie na linii bitu

6 marca 2011

Wojciech Kucewicz

podwyższa (obniża) nieco napięcie na linii bitu.

3. Impuls

podłącza oba inwertery (przerzutnik Schmitta) do linii bitu , które

wymuszają na linii napięcie U

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) są pamięciami stałymi, które są

) są pamięciami stałymi, które są

programowane jednorazowo maską w czasie procesu

technologicznego. Pamięci ROM są najtańszymi, nieulotnymi

pamięciami półprzewodnikowymi.

Budowa komórek pamięci ROM jest bardzo prosta, ponieważ stany

logiczne tych komórek są trwałe. Po zaadresowaniu komórki (na linii

słowa) stan komórki jest przenoszony na linię bitu Linie słowa są

słowa) stan komórki jest przenoszony na linię bitu. Linie słowa są

sterowanie dekoderem adresu słowa, a linie bitu są wybierane przez

multipleksery sterowane adresem kolumn.

6 marca 2011

Wojciech Kucewicz

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) może być zbudowana z komórek zawierających

) może być zbudowana z komórek zawierających

pojedynczą diodę. Wadą komórki jest mała szybkość działania, ponieważ przy

zmianie poziomu linii słowa z L na H wyjście dekodera musi ładować

pojemność pasożytniczą C

na wszystkich liniach bitu (z 1)

Linia słowa A

Linia

Lini
a

LiniLiniLiniLini

1 0 1 0

Linia słowa B

bitu Dbitu Dbitu Dbitu D

a bitu Ca bitu Ca bitu Ca bitu C

a bitu Ba bitu Ba bitu Ba bitu B

a bitu Aa bitu Aa bitu Aa bitu A

Linia słowa C

6 marca 2011

Wojciech Kucewicz

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) może być zbudowana z komórek zawierających

) może być zbudowana z komórek zawierających

tranzystor MOS.

Linia słowa A

Linia

Lini
a

LiniLiniLiniLini

Linia słowa B

bitu Dbitu Dbitu Dbitu D

a bitu Ca bitu Ca bitu Ca bitu C

a bitu Ba bitu Ba bitu Ba bitu B

a bitu Aa bitu Aa bitu Aa bitu A

Linia słowa C

6 marca 2011

Wojciech Kucewicz

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) z komórkami MOS pozwalają na budowę symetrycznej

) z komórkami MOS pozwalają na budowę symetrycznej

matrycy pamięciowej. Programowanie pamięci następuje przez selektywne wytwarzanie

tranzystorów MOS w odpowiednich komórkach, czyli wytwarzanie bramek

tranzystorów na cienkiej warstwie tlenku. W tych miejscach gdzie tranzystory nie

powinny być wytworzono zostawia się pod bramką gruby tlenek.

Linia słowa A

LLLL

Linia słowa B

nia bitu Dnia bitu Dnia bitu Dnia bitu D

Linia bitu CLinia bitu CLinia bitu CLinia bitu C

Linia bitu BLinia bitu BLinia bitu BLinia bitu B

Linia bitu ALinia bitu ALinia bitu ALinia bitu A

Linia słowa C

6 marca 2011

Wojciech Kucewicz

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) z komórkami MOS pozwalają na budowę

) z komórkami MOS pozwalają na budowę symetrycznej

symetrycznej

matrycy pamięciowej. Programowanie pamięci następuje przez selektywne

matrycy pamięciowej. Programowanie pamięci następuje przez selektywne wytworzenie

wytworzenie

tranzystorów MOS w odpowiednich komórkach, czyli wytwarzanie bramek

tranzystorów na cienkiej

tranzystorów na cienkiej warstwie

warstwie tlenku. W tych miejscach gdzie tranzystory nie

tlenku. W tych miejscach gdzie tranzystory nie

powinny być wytworzono zostawia się pod bramką gruby tlenek.

Dyfuzja n

D G S

6 marca 2011

Wojciech Kucewicz

ROM

ROM (

ROM (Read

Read only

only Memory

Memory) z komórkami MOS pozwalają na budowę

) z komórkami MOS pozwalają na budowę

symetrycznej matrycy pamięciowej. Programowanie pamięci następuje przez

selektywne wytwarzanie tranzystorów MOS w odpowiednich komórkach czyli

selektywne wytwarzanie tranzystorów MOS w odpowiednich komórkach, czyli

wytwarzanie bramek tranzystorów na cienkiej warstwie tlenku. W tych

miejscach gdzie tranzystory nie powinny być wytworzono zostawia się pod

bramką gruby tlenek.

ą g

Linia słowa A

6 marca 2011

Wojciech Kucewicz

PROM

PROM (

PROM (Programmable

Programmable Read

Read only

only Memory

Memory) mogą być swobodnie

) mogą być swobodnie

programowane przez konstruktora. Są wytwarzane seryjnie jako „czyste”,

czyli pełne zer lub jedynek Programowanie polega na wprowadzeniu zmian w

czyli pełne zer lub jedynek. Programowanie polega na wprowadzeniu zmian w

wybranych komórkach pamięci, czyli na selektywnym przepalaniu połączeń

bezpiecznikowych wykonanych w postaci przewężonych ścieżek

polikrzemowych

polikrzemowych lub rezystorów nichromowych

lub rezystorów nichromowych

polikrzemowych

polikrzemowych lub rezystorów nichromowych.

lub rezystorów nichromowych.

Linia słowa A

Linia

Lini
a

LiniLiniLiniLini

Linia słowa B

bitu Dbitu Dbitu Dbitu D

a bitu Ca bitu Ca bitu Ca bitu C

a bitu Ba bitu Ba bitu Ba bitu B

a bitu Aa bitu Aa bitu Aa bitu A

Linia słowa C

6 marca 2011

Wojciech Kucewicz

EPROM

EPROM (

EPROM (Erasable

Erasable Programmable

Programmable Read

Read Only

Only Memory

Memory) umożliwiają wielokrotne

) umożliwiają wielokrotne

programowanie i kasowanie zawartości. Komórkę pamięciową układu EPROM stanowi

tranzystor w którym wykorzystuje się zjawisko trwałego magazynowania ładunku w

tranzystor, w którym wykorzystuje się zjawisko trwałego magazynowania ładunku w

podbramkowej warstwie dielektrycznej, wprowadzonego przez wymuszenie napięciowe.

Zjawisko takie występuje w strukturach z polaryzowalnym dielektrykiem , takim jak

azotek krzemu (MNOS). Najbardziej znaną strukturą jest FAMOS (

azotek krzemu (MNOS). Najbardziej znaną strukturą jest FAMOS (Floating

Floating gate

gate

A l

h i j t d

i j t d MOS)

t kt

b d j

MOS)

t kt

b d j

Avalanche

Avalanche--injected

injected MOS) zwaną strukturą swobodnej bramki.

MOS) zwaną strukturą swobodnej bramki.

Bramka sterująca

Bramka swobodna

Linia słowa A

Linia bit

Bramka swobodna

u Au Au Au A

6 marca 2011

Wojciech Kucewicz

EPROM

Programowanie następuje przy ustaleniu wystarczająco dużych napięć dodatnich na

bramce sterującej i drenie. Wówczas elektrony w obszarze zubożonym są

przyspieszane w kierunku największego natężenia pola znajdującego się w okolicy

drenu. Przy natężeniu pola > 10

V/cm elektrony mają tak dużą energię, że są w stanie

pokonać barierę potencjału Si/SiO

(3.2

(3.2 eV

eV) między podłożem a cienkim dielektrykiem

) między podłożem a cienkim dielektrykiem

pod swobodną bramką. Bramka swobodna łapie elektrony, które nie mogą jej już

ś ić W t

ób

b d b

k ł d j i

i d

i i

ś ić W t

ób

b d b

k ł d j i

i d

i i ΔΔU

U Q

Q /C

opuścić. W ten sposób swobodna bramka ładuje się ujemnie do napięcia

opuścić. W ten sposób swobodna bramka ładuje się ujemnie do napięcia ΔΔU

= --Q

gdzie C jest pojemnością między bramką swobodną i bramką sterującą.

Bramka sterująca

Bramka swobodna

25V

Linia słowa A

Linia bit

Bramka swobodna

25V

u Au Au Au A

---- ----

6 marca 2011

Wojciech Kucewicz

EPROM

Kasowanie zawartości komórki jest jednoznaczne z kasowaniem całej pamięci EPROM i

polega na naświetleniu pamięci źródłem promieniowania nadfioletowego (4.9

polega na naświetleniu pamięci źródłem promieniowania nadfioletowego (4.9 eV

eV).).

Ulotność pamięci EPROM jest niezwykle mała (

Ulotność pamięci EPROM jest niezwykle mała (∼∼10

--44

% w czasie 10 lat)

Ulotność pamięci EPROM jest niezwykle mała (

Ulotność pamięci EPROM jest niezwykle mała ( 10

10 % w czasie 10 lat)

% w czasie 10 lat)

Bramka sterująca

Bramka swobodna

----

6 marca 2011

Wojciech Kucewicz

EPROM

Po zaprogramowaniu napięcie odcięcia U

tranzystora zwiększa się o

tranzystora zwiększa się o ΔΔU

i stan bramki

nie zmienia się po przyłożeniu napięcia 1 na bramkę sterującą

ΔΔ

Odczyt 1

Odczyt 0

1111

6 marca 2011

Wojciech Kucewicz

EEPROM

EEPROM (

EEPROM (Electricaly

Electricaly Erasable

Erasable Programmable

Programmable Read

Read Only

Only Memory

Memory) umożliwiają

) umożliwiają

wielokrotne programowanie i kasowanie zawartości

wielokrotne programowanie i kasowanie zawartości –– podobnie jak EPROM, ale

podobnie jak EPROM, ale

kasowanie może być selektywne Komórkę pamięciową układu EPROM stanowi

kasowanie może być selektywne. Komórkę pamięciową układu EPROM stanowi

tranzystor, w którym wykorzystuje się zjawisko trwałego magazynowania ładunku w

podbramkowej warstwie dielektrycznej, wprowadzonego przez wymuszenie napięciowe.

Przykładem może być struktura FLOTOX (

Przykładem może być struktura FLOTOX (Floating

Floating Gate

Gate Tunnel

Tunnel Oxide

Oxide), która

), która

i b d

i k

t tl k

d d

któ

żli i

i b d

i k

t tl k

d d

któ

żli i

charakteryzuje się bardzo cienką warstwą tlenku ponad drenem, która umożliwia

przepływ elektronów w procesie tunelowania z drenu do bramki swobodnej

Bramka sterująca

Bramka swobodna

Linia słowa A

Linia bit

Bramka swobodna

u Au Au Au A

6 marca 2011

Wojciech Kucewicz

EEPROM

Przy U

> 0 i U

= 0 bramka swobodna jest sprzężona pojemnościowo z dodatnim

potencjałem bramki sterującej i elektrony są do niej przyciągane z drenu. Z kolei przy

= 0 i U

> 0 następuje rozładowanie swobodnej bramki

0 i U

0 następuje rozładowanie swobodnej bramki.

W pierwszym przypadku otrzymuje się zwiększenie napięcia progowego tranzystora U

( w praktyce do ok. 10V), w drugim zmniejszenie U

poniżej 0V, tak, że otrzymuje się

tranzystor z kanałem zubożanym. Wartości tych napięć zależą od długości procesów

programowania.

Bramka sterująca

Bramka swobodna

= 20V

Linia słowa A

Linia bit

Bramka swobodna

u Au Au Au A

S D

---- ----

----

= 0V

6 marca 2011

Wojciech Kucewicz

EEPROM

Przy U

> 0 i U

= 0 bramka swobodna jest sprzężona pojemnościowo z dodatnim

potencjałem bramki sterującej i elektrony są do niej przyciągane z drenu. Z kolei przy

= 0 i U

> 0 następuje rozładowanie swobodnej bramki

0 i U

0 następuje rozładowanie swobodnej bramki.

W pierwszym przypadku otrzymuje się zwiększenie napięcia progowego tranzystora U

( w praktyce do ok. 10V), w drugim zmniejszenie U

poniżej 0V, tak, że otrzymuje się

tranzystor z kanałem zubożanym. Wartości tych napięć zależą od długości procesów

programowania.

Bramka sterująca

Bramka swobodna

= 0V

Linia słowa A

Linia bit

Bramka swobodna

----

u Au Au Au A

S D

= 20V

6 marca 2011

Wojciech Kucewicz

EEPROM

Jednobitowe komórki pamięci EEPROM tworzy się przez połączenie

tranzystora FLOTOX z normalnym tranzystorem MOS

LLLL

0000

++++

Linia bitu 0VLinia bitu 0VLinia bitu 0VLinia bitu 0V

0V 0V -

-U
tr

Utrzym

0V 0V -

-U
tr

Utrzym

18V 18V -

-Z
ap

Zapis

18V 18V -

-Z
ap

Zapis

Linia programowania 20V

Linia słowa 20V

anie 1anie 1anie 1anie 1

20V

0000

Rozładowanie bramki

Ładowanie

Ładowanie bramki

bramki

Kasowanie (ustalanie 1)

Selektywny zapis 0

K ó k

ł d

k b d j

6 marca 2011

Wojciech Kucewicz

Komórka z naładowana bramką swobodną pozostaje w stanie nieprzewodzenia,

natomiast komórka rozładowana będzie przewodzić.

Flash EEPROM

Pamięci

Pamięci Flash

Flash EEPROM są specyficzną odmianą pamięci EEPROM charakteryzujących

EEPROM są specyficzną odmianą pamięci EEPROM charakteryzujących

się błyskawicznym kasowaniem zawartości bloków lub całej pamięci (1ms) w porównaniu

z kasowanie zawartości

z kasowanie zawartości EPROM

EPROM (ok 15 min

(ok 15 min)

)

z kasowanie zawartości

z kasowanie zawartości EPROM

EPROM (ok. 15 min

(ok. 15 min).

Przykładem

Przykładem flash

flash EEPROM może być struktura ETOX (EPROM

EEPROM może być struktura ETOX (EPROM with

with Tunnel

Tunnel Oxide

Oxide))

Tlenek pod bramką swobodną ma grubość 10 nm.

Bramka sterująca

Cykl programowania jest dwuetapowy i musi być poprzedzony kasowaniem

jjjj

Bramka swobodna

Kasowanie jest wykonywane w

procesie tunelowym (jak w

EEPROM) przy napięciu na bramce

0V i źródle +5V

S D

0V i źródle +5V.

Programowanie realizowane jest

przez wstrzykiwanie gorących

elektronów (jak w EPROM) przy

i i

i d

i 12V

i i

i d

i 12V

6 marca 2011

Wojciech Kucewicz

S D

napięciu na bramce i drenie +12V.

Flash EEPROM

Architektura pamięci

Architektura pamięci Flash

Flash

Bramka sterująca

LiLiLiLi

jjjj

Bramka swobodna

LS A

inia bitu Ainia bitu Ainia bitu Ainia bitu A

inia bitu Binia bitu Binia bitu Binia bitu B

S D

LS B

6 marca 2011

Wojciech Kucewicz

S D

Rejestry

Rejestr to jest układ pamięci służący do chwilowego zapamiętywania

danych i wyników operacji oraz do ich przetwarzania.

Podobnie jak w pamięciach rozróżniamy rejestry statyczne i

dynamiczne.

dynam czne.

Rejestr statyczny jest złożony z n przerzutników i zapisana w nim

i f

t i ł

i f

t i ł

bit

ż i

bit

ż i

informacja w postaci słowa n

informacja w postaci słowa n--bitowego może w nim pozostawać

bitowego może w nim pozostawać

dowolnie długo.

W rejestrze dynamicznym, podobnie jak w pamięciach dynamicznych

ść

zawartość rejestru musi być odświeżana.

6 marca 2011

Wojciech Kucewicz

Rejestry

Ze względu na sposób wprowadzania i wyprowadzania informacji

rejestry dzielimy na:

Szeregowe

–– umożliwiające szeregowe wprowadzanie i

umożliwiające szeregowe wprowadzanie i

wyprowadzanie informacji, tj. bit po bicie;

Ró

l ł

Ró

l ł

żli i j

l ł

żli i j

l ł

Równoległe

–– umożliwiające równoległe wprowadzanie i

umożliwiające równoległe wprowadzanie i

wyprowadzanie informacji, tj. jednoczesne do wszystkich pozycji

rejestru np. bajtami;

óó

Szeregowo

Szeregowo--równoległe

równoległe

–– umożliwiające szeregowe wprowadzanie

umożliwiające szeregowe wprowadzanie

i równolegle wyprowadzanie informacji;

Równoległo

Równoległo--szeregowe

szeregowe

–– umożliwiające równolegle wprowadzanie i

umożliwiające równolegle wprowadzanie i

szeregowe wyprowadzanie informacji.

6 marca 2011

Wojciech Kucewicz

Rejestr równoległy

1 0 1 0

Res

Clock

Clock = 1

= 1Î

’

0 1 0 1

Enable

Enable= 1

= 1

Rejestry równoległe

nazywane są

rejestrami buforowymi

1 0 1 0

Rejestry równoległe

nazywane są

rejestrami buforowymi

Najczęściej budowane są z przerzutników typu D wyzwalanych poziomem

sygnału lub zboczem.

6 marca 2011

Wojciech Kucewicz

Dostęp do informacji jest możliwy poprzez bramki buforowe przy

odpowiednim wymuszeniu na wejściu

odpowiednim wymuszeniu na wejściu enable

enable..

Rejestr równoległy

1 0 1 0

Input

Input enable

enable =1

Clock

Clock = 1

= 1Î

Input

Input enable

enable =0

Clock

Clock = 1

= 1Î

Res

Clk

Res

Clk

Res

’

k d

k d kl

k d

k d kl

6 marca 2011

Wojciech Kucewicz

Przykład rejestru równoległego z przepisywaniem wejścia przy każdym cyklu

zegarowym

Rejestr przesuwny

Rejestr przesuwny -- szeregowy

szeregowy

Rejestr przesuwny

Rejestr przesuwny -- szeregowy

szeregowy

Enable

Enable= 1

= 1

0011001100

Clock

Clock = 1

= 1Î

b d

kó

l b

b d

kó

l b

Rejestr przesuwny budowany jest z przerzutników D, JK lub RS połączonych

kaskadowo w taki sposób, że stan logiczny przerzutnika jest przesuwany do

następnego przerzutnika w takt sygnału zegarowego.

N j

sts

j st

N j

sts

j st

j st s

któ

6 marca 2011

Wojciech Kucewicz

Najprostszym rejestrem przesuwnym jest

rejestr szeregowy

, w którym

informacje są wprowadzane i wyprowadzane szeregowo.

Rejestr przesuwny

Rejestr przesuwny –– szeregowo

szeregowo--równoległy

równoległy

Rejestr przesuwny

Rejestr przesuwny –– szeregowo

szeregowo--równoległy

równoległy

Enable

Enable= 1

= 1

D Q’

Clk

D Q’

Clk

D Q’

Clk

D Q’

Clk

Inp

D Q’

Clk

D Q’

Clk

D Q’

Clk

D Q’

Clk

Inp

0011001100

Res

Clk

Res

Clk

Clock

Clock = 1

= 1Î

Rejestr przesuwny budowany jest z przerzutników D, JK lub RS połączonych

kaskadowo w taki sposób, że stan logiczny przerzutnika jest przesuwany do

następnego przerzutnika w takt sygnału zegarowego

następnego przerzutnika w takt sygnału zegarowego.

Przykładem

rejestru szeregowo

rejestru szeregowo--równoległego

równoległego

jest rejestr SIPO SISO

((serial

serial--in

in parallel

parallel--out

out), który zamienia informację z postaci szeregowej na

), który zamienia informację z postaci szeregowej na

równoległą

6 marca 2011

Wojciech Kucewicz

równoległą.

Rejestr przesuwny

Rejestr przesuwny –– równoległo

równoległo--szeregowy

szeregowy

Rejestr przesuwny

Rejestr przesuwny –– równoległo

równoległo--szeregowy

szeregowy

1 0 1 0

Rejestr przesuwny budowany jest z przerzutników D, JK lub RS połączonych

kaskadowo w taki sposób, że stan logiczny przerzutnika jest przesuwany do

następnego przerzutnika w takt sygnału zegarowego

następnego przerzutnika w takt sygnału zegarowego.

Rejestr równoległo

Rejestr równoległo--szeregowy

szeregowy

PISO (

PISO (parallel

parallel--in

in serial

serial--out)zamienia

out)zamienia

informację z postaci równoległej na szeregową.

6 marca 2011

Wojciech Kucewicz