Wzmacniacz klasy D

Wykonał Arkadiusz Kocowicz

Prowadzący dr inż. Rafał Zdunek

Idea działania klasy D

Wzmacniacze klasy D ( a także T ) osiągają bardzo wysoką sprawność, ponieważ w przeciwieństwie do klas A, AB, B, pracuje on impulsowo, stopnie wyjściowe są naprzemiennie otwierane i zamykane sygnałem prostokątnym o zmiennym wypełnieniu. Taka modulacja powszechnie znana jest w literaturze jak PWM ( Pulse Width Modulation ).

Rysunek 1

Sygnał audio z wejścia liniowego trafia na jedno z wejść komparatora, gdzie jest porównywany z sygnałem trójkątnym. Sygnał trójkątny musi mieć częstotliwość znacznie większą niż górny zakres przenoszonych przez wzmacniacz częstotliwości. Na wyjściu komparatora otrzymujemy sygnał prostokątny PWM, którego wypełnienie jest proporcjonalne do chwilowej wartości sygnału audio. Wyjście komparatora jest połączone do sterownika tranzystorów wyjściowych. Sterownik tranzystorów końcowych przyjęło nazywać się angielskim zapożyczeniem driver. Driver ma za zadanie zwiększyć amplitudę sygnału z komparatora, tak aby była ona wystarczająca do szybkiego i zatkania i odetkania tranzystorów MOSFET mocy. W punkcie pomiędzy tranzystorami końcowymi napięcie zmienia się impulsowo, i jest w nim zawarta informacja o sygnale analogowym z wejścia, aby odzyskać kształt, i zachować wierność przetwarzania należy odfiltrować wyższe harmoniczne, dokonuje się tego w najprostszym filtrze dolnoprzepustowym LC ( jest to rozwiązanie optymalne, pomiędzy łatwością wykonania a parametrami ), następnie pojemność C_OUT odcina składową stałą. Interesującym i jakże ważnym problemem jest nie ujęty na schemacie ideowym blok odpowiedzialny za Dead Time czyli czas martwy pomiędzy wyłączeniem górnego tranzystora mocy a załączeniem dolnego. Dead time jest konieczny ponieważ tranzystory mocy wykazują się pewną bezwładnością, bez czasu martwego istnieje ryzyko załączenia obydwóch tranzystorów w tym samym czasie, a to grozi eksplozją stopnia końcowego. Typowa wartość opóźnienia mierzona jest w pojedynczych nanosekundach.

Rysunek 2 obrazuje porównywanie sygnału trójkątnego z sygnałem analogowym na wyjściu, jak łatwo zauważyć pożądany jest jak najszybszy sygnał trójkątny, widać także że każda nieliniowość zboczy daje o sobie znać w postaci nieliniowości wzmacniacza. Typowe częstotliwości sygnału trójkątnego dla wzmacniacza audio ( do 20KHz ) są rzędu 300KHz do około 600KHz

Rysunek 2

Schematy typowych rozwiązań

Ze względu na duży komercyjny potencjał tkwiący w klasie D, większość schematów chroniona jest prawem patentowym i nieraz bardzo trudno dowiedzieć się czegoś o strukturze gotowych rozwiązań. Zmuszony jestem więc prezentować rozwiązania amatorskie, siłą rzeczy słabiej dopracowane.

Thunderball

Główne cechy wzmacniacza ( według autora )

• Class-D (switchmode) amplification

• highly efficient

• 250kHz switching frequency

• Full bridge power stage

• Power rating: 75 Watt RMS into 8 Ohm, 150 Watt RMS into 4 Ohm with a single-sided 35 V power supply

• Frequency range: 5Hz - 21kHz

Schemat umieszczony został na osobnej kartce, rozwiązanie układowe opiera się na generatorze sygnału trójkątnego zbudowanym z wzmacniacza operacyjnego LF347N, dwóch komparatorach KA319, driverach IR2112 i tranzystorach końcowych BUZ11. Wzmacniacz pracuje w układzie H-mostkowym, i jak twierdzi konstruktor – świetnie sprawdza się jako wzmacniacz do głośnika niskotonowego.

Układ z czasopisma Praktyczny Elektronik

Schemat również został umieszczony na osobnej kartce, Wzmacniacz również zbudowany jest z przeznaczeniem do zasilania głośnika niskotonowego. Schemat nie jest pozbawiony błędów, ale daje ogólne pojęcie o realizacji wzmacniacza klasy D bez specjalizowanych układów scalonych.

Gotowe układy scalone

Do typowych układów należą np: TDA8924 lub TDA7490,TDA7449 i AT89, tutaj chciałbym przytoczyć parametry jakie deklaruje producent dla układu TDA8924 (2 * 120 W):

· High efficiency (~90 %)

· Operating voltage from ±12.5 V to ±30 V

· Very low quiescent current

· Low distortion

· Usable as a stereo Single-Ended (SE) amplifier or as a mono amplifier in Bridge-Tied Load (BTL)

· Fixed gain of 28 dB in SE and 34 dB in BTL

· High output power

· Good ripple rejection

· Internal switching frequency can be overruled by an external clock

· No switch-on or switch-off plop noise

· Short-circuit proof across the load and to the supply lines

· Electrostatic discharge protection

· Thermally protected.

Poszczególne podzespoły opracowanego wzmacniacza

Generator sygnału trójkątnego

Schemat generatora przedstawiony jest na rysunku 3

Rysunek 3

U100A jest przerzutnikiem Schmitta, U100B pracuje jako integrator Teoretyczna wartość częstotliwości generowanego przebiegu dana jest wzorem

A amplituda wyjściowa z wzmacniacza U21

U_pm to amplituda wyjściowa sygnału z przerzutnika Schmitta. Generator sygnału zasilany jest napięciem symetrycznym + - 12V, dlatego U_pm przyjęto jako 10[V] Założona żądania amplituda wyjściowa wynosi 1.2V. Jako że za maksymalne wysterowanie wzmacniacza uznano sygnał o amplitudzie 1V, zachowano więc pewien margines bezpieczeństwa. Mając założoną amplitudę wyznaczamy stosunek wartości R₁ do R₂

Zakładamy że R₁ wyniesie 1,2kΩ, R₂ ma więc wartość 10kΩ. C wyznaczono przy założeniu że częstotliwość sygnału trójkątnego powinna wynosić około 400KHz, oraz zakładając że R=1kΩ, wyznaczona wartość C wynosi 5,5nF.

Rysunek 4

Na rysunku 4 przedstawiony jest wykres sygnału wyjściowego generatora.

Rysunek 5

Rysunek 5 przedstawia wykres napięcia wyjściowego generatora oraz prostokątny przebieg wyjściowy z przerzutnika Schmitta U20. Jak widać wybór wzmacniacza operacyjnego o bardzo dużym slew rate ( 8000V/µs ) skutkuje bardzo stromymi zboczami i szybkim przełączaniem. Jakoś uzyskanego sygnału jest bardzo dobra. Rynkowa cena Ad8001 wynosi około 40 zł w handlu detalicznym, ale stosunek jakości do ceny tego układu jest bardzo korzystny. Uzyskany układ ma częstotliwość zależną głównie od stałej RC, w praktycznej realizacji należałoby więc zastosować stabilne elementy z szeregu 1%, chociaż częstotliwość tego generatora nie jest krytyczna. Odchylenie rzędu 10…20% najprawdopodobniej nie pociągnie za sobą zauważalnych konsekwencji.

Łatwo można udowodnić z różniczki zupełnej że tolerancja elementów użytych przenosi się wprost na względny błąd częstotliwości.

Układ wejściowy oraz modulator PWM z Dead Time

Ideą działania układu PWM jest porównywanie sygnału trójkątnego z napięciem stałym lub wolnozmiennym, do którego proporcjonalne będzie wypełnienie sygnału prostokątnego na wyjściu modulatora. W prezentowanym rozwiązaniu napięcia: wejściowe wzmacniacza i napięcie wejściowe wzmacniacza z dodaną składową stałą są porównywane z przebiegiem z generatora sygnału trójkątnego. Poglądowo koncepcję przedstawia rysunek 6.

Rysunek 6

W ten sposób uzyskuje się dwa sygnały prostokątne których poszczególne zbocza opóźnione są o czas dany wzorem

G dzie U_A to dodana ( lub ogólniej odjęta składowa stała ), T_tm to okres sygnału trójkątnego a U_tm to jego amplituda. W zależności od konfiguracji kluczy to znaczy od tego czy na wejście odwracający czy nie podamy sygnał trójkątny możemy uzyskać Dead time dla układów dla których stanem pracy jest H lub L lub dowolna ich kombinacja. W Rozwiązaniu z Rysunku 7 konfiguracja w ejść komparatorów jest podyktowana poziomami sterowania tranzystorów końcowych. Sygnał wejściowy z generatora podawany jest na wejście komparatora U26 oraz na wejście wzmacniacza odwracającego U24A o wzmocnieniu K = -1[V/V]. Z wyjścia wzmacniacza U24A sygnał doprowadzany jest do sumatora odwracającego U27A. Do drugiego wejścia sumatora doprowadzone jest napięcie stałe z dzielnika R22, R23. Na wyjściu sumatora uzyskujemy przebieg wejściowy ale przesunięty o wspomnianą wcześniej składową stałą U_A. Ten przesunięty sygnał podawany jest na wejście komparatora U23. Na wyjściach komparatorów otrzymujemy przebiegi o zmiennym wypełnieniu, proporcjonalnym do poziomu sygnału wejściowego, ze zboczami opóźnionymi o T_d. Komparator EL2018 zastosowano ze względu na szybkość działania, jego czas odpowiedzi wynosi 20ns. Nic nie stoi na przeszkodzie żeby zastosować dowolny inny szybki komparator. Obydwa układu EL2018 pracują w konfiguracji zalecanej przez producenta. Rezystory na wyjściach komparatorów zostały dodane tylko dla wygody symulacji. Czas opóźnienia dany może być też wzorem

Gdzie POS i NEG to odpowiednio dodatnie i ujemne napięcie zasilania.

Rysunek 7

Na rysunku 8 przedstawione są przesunięte względem siebie przebiegi wejściowe podawane na wejścia nieodwracające komparatorów.

Rysunek 8

Rysunek 9

Na rysunku 9 widoczne są przebiegi na wejściach i na wyjściach generatora. R23 i R22 mają wartości bardzo krytyczne dla pracy układu. Zamiana ich kolejności może skutkować ustawieniem „ujemnego” czasu martwego a to spowoduje jednoczesne załączenie górnego i dolnego tranzystora mocy. Co bardziej doświadczenie użytkownicy z forum www.elektroda.pl przestrzegają przed tym błędem, ponieważ jest to fizyczne zagrożenie eksplozją stopnia mocy.

Alternatywne rozwiązanie układu Dead time

Na rysunku 10 przedstawiono inną możliwość rozwiązania problemu czasu martwego, ten układ nie zawiera w sobie modulatora PWM, sygnał PWM należy podać do niego z zewnątrz. Jego zaletą jest fakt że istnieje możliwość ustawienia niesymetrycznych czasów. Teoretycznie może pracować bardzo szybko ( szybkość zależna od zastosowanych bramek ), ale mogą w nim wystąpić problemy związane ze stanami nieustalonymi w układzie, ponieważ zastosowane tu bramki pracują w bardzo nietypowym zastosowaniu, na wejściu pojawia się sygnał narastający. Podsumowując – układ wiele obiecujący ale ryzykowny ze względu na zastosowanie układów cyfrowych niezgodnie z przeznaczeniem.

Rysunek 9

Sygnał PWM ( na rysunku ze źródła V2 ) podany jest na bramkę U6A i U6B. Ze względu na podłączenie jednego wejścia do dodatniej szyny zasilania bramka U6A działa jak inwerter, natomiast U7A przenosi poziomy logicznie bez zmiany. Zbocze narastające na wyjściu bramki U6A za pośrednictwem diody Schottkiego przeładowuje pojemność C4, natomiast opadające przeładowuje pojemność C4 przez rezystancje R6. Efektem tego jest opóźnienie zbocza opadającego. Analogiczna sytuacja ma miejsce w dwóch dolnych bramkach. Rysunek 9 przedstawia stany wyjściowe przy wartościach R=1KΩ i C =1nF, czas opóźnienia wynosi około 20 ns, ale już dla C = 5n ( Rysunek 11 ) widać wyraźnie utrzymujące się stany nieustalone. W związku ze stanami ustalonymi ten układ nie został wykorzystany do ostatecznej wersji schematu wzmacniacza.

Rysunek 10

Rysunek 11

Filtr końcowy

Teoretycznie można podłączyć sygnał PWM ze stopnia końcowego wprost do głośnika. I taki zestaw będzie przetwarzał dźwięk, bo częstotliwości oscylacji generatora sygnału trójkątnego są daleko poza pasmem przenoszenia głośnika. Ale w takim przypadku energia harmonicznych ultradźwiękowych byłaby wypromieniowana przez głośnik, najprawdopodobniej moc strat w cewce głośnika uszkodziłaby go. Prawidłowo zaprojektowany filtr końcowy jest elementem który umożliwia osiągnięcie wysokiej sprawności wzmacniacza. Dlatego należy stosować filtr, biorąc pod uwagę prądy wyjściowe najlepiej jak najprostszy. Filtr wejściowy odcinający składową stałą sygnału i filtr wyjściowy to jedyna dwa nieuniknione elementy wnoszące przesunięcie fazowe. Aby uniknąć zniekształceń sygnału częstotliwość graniczna dolnoprzepustowego filtru wyjściowego LC powinna być jak najniższa w stosunku do częstotliwości sygnału trójkątnego użytego do modulacji. Jak widać, częstotliwość graniczna jest więc efektem kompromisu pomiędzy pasmem przenoszenia wzmacniacz. Filtr wyjściowy został zaprojektowany zgodnie z notą aplikacyjna MAXIM APPLICATION NOTE 624 Class D Audio Amplifier Output Filter Optimization.

Rysunek 12

Rysunek 12 przedstawia zastosowaną strukturę, jest to zrównoważony filtr dwubiegunowy, korzystny ze względu na małą moc generowanych zakłóceń EMI. Dla wygody obliczeń można posługiwać się jeszcze prostszym modelem filtru wyjściowego

Rysunek 13

Założona, typowa wartość induktancji wynosi 33µH, dla częstotliwości 400KHz taka cewka przedstawia sobą impedancje o module wartości równym 82,932Ω (Z_L=2πfL). Co jest wartością zadowalającą z punktu widzenia potencjalnych strat mocy spowodowanych przenikaniem wysokich częstotliwości do obciążenia. Wartość C wyliczamy ze wzoru

C = L/(4R² ²)

Gdzie dla filtru Butterwortha wynosi 0,707, przy założeniu 8 omowego obciążenia C = 180nF. Charakterystyka filtru o takich wartościach została przedstawiona na rysunku 14 oraz 15.

Rysunek 14

Rysunek 15

Końcowy stopień mocy

Zamierzeniem konstrukcyjnym było zbudowanie stopnia końcowego pracującego w układzie H, ideę konstrukcji takiego stopnia przedstawia rysunek 16.

Rysunek 16

Proponowana realizacja stopnia końcowego wraz z układami dopasowującymi amplitudę sygnału PWM do poziomów napięć sterujących tranzystorami MOSFET jest przedstawiona na rysunku 17. Układ zamiany poziomów dla potrzeb sterowania tranzystorami mocy nazywany jest dalej driverem.

Układ przedstawiony jest na rysunku 17. Aby uniknąć przenoszenia poziomów napięć, postanowiono że masa części cyfrowej czyli układu czasu martwego i komparatorów będzie podłączona do ujemnej szyny zasilania stopnia mocy. W wyniku doświadczeń stwierdzono też że dobrym pomysłem jest przeładowywanie pojemności bramek tranzystorów mocy napięciami w zakresie szerszym niż napięcie zasilania samych tranzystorów mocy. Efektem tych założeń jest szybki driver który dostarcza na wyjściu sygnał prostokątny o amplitudzie około 30 V, przy czym zbocza tego sygnału trwają mniej niż 30ns. Zwielokrotnione bramki TTL szybkiej rodziny AC zastosowano aby nie obciążać zbytnio wyjść komparatora, rezystory R65 i R66 ograniczają maksymalny prąd wyjściowy bramek. Dalszy opis dotyczy sterowania górnego tranzystora z kanałem typu n. Sygnał przez rezystor R65 trafia na bazę tranzystora Q18, kiedy tranzystor jest zatkany to napięcie na jego kolektorze znajduje się na poziomie dodatniej szyny zasilania a otwarcie tranzystora powoduje zciągnięcie kolektora do napięcia bliskiego ujemnej szynie zasilania. Jak widać, tutaj amplituda napięcia została podniesiona z 5 do około 30 [V] Następnie sygnał kierowany jest przez rezystor R61 na przesterowany wtórnik emiterowy którego zadaniem jest dopasowanie impedancyjne i przystosowanie układu do przeładowywania dużej ( około 1nF ) pojemności wejściowej tranzystora IRF520. Dolny tranzystor jest sterowany analogicznie. Cały układ z rysunku 17 stanowi połowę układu H, więc w końcowym układzie pojawia się dwukrotnie.

Rysunek 17

str. 3