Sprzęg jednostki projektowej

entity identyfikator is

[generic (lista_parametrów);]

[port (lista_portów);]

część_deklaracyjna_jednostki

[begin

instrukcje_współbieżne]

end [entity ] [nazwa_jednostki];

Typy portów: in, out, inout, buffer, linkage

Przykład

entity Decoder_bcd is

generic(N: Integer := 1)

port ( bcd: in Bit_vector (1 to N);

led: out Bit_vector (0 to (2**(N-1))-1)

);

end bcd;

część deklaracyjna

np.

subtype BCD_input is Bit_vector(0 to 2);

constant Z: BCD_input := ”111”;

Instrukcje współbieżne

np.

begin

assert (bcd =/= Z) report „wejście BCD równe siedem”

Ciało architektoniczne:

architecture identyfikator of nazwa_jednostki_projektowej is

część deklaracyjna ciała

[ begin

instrukcje_współbieżne]

end [ architecture ] [nazwa_ciała];

---