// DSCH 2.7f
// 2012-06-07 14:40:06
// D:\_Dokumenty\_IV Semestr\Elektronika\_LABORKI\Mój Zegarek\Gorzała9 - Licznik Modulo 6.sch

module Gorzała9 - Licznik Modulo 6( CLK,Reset,x0,OUT,x3,x2,x1);
input CLK,Reset;
output x0,OUT,x3,x2,x1;
dreg #(19) dreg(x1,w2,w2,w3,x0);
and #(23) and(OUT,x0,x2);
dreg #(19) dreg(w9,w10,OUT,w3,CLK);
or #(535) or(w3,Reset,w9);
dreg #(19) dreg(x3,w11,w11,w3,x2);
dreg #(19) dreg(x2,w13,w13,w3,x1);
and #(16) and(w14,w10,CLK);
dreg #(19) dreg(x0,w15,w15,w3,w14);
endmodule

// Simulation parameters in Verilog Format
always
#1000 CLK=~CLK;
#2000 Reset=~Reset;

// Simulation parameters
// CLK CLK 10 10
// Reset CLK 20 20