// DSCH 2.7f
// 2012-06-07 13:27:39
// D:\_Dokumenty\_IV Semestr\Elektronika\_LABORKI\Mój Zegarek\Gorzała11 - Licznik Modulo 10.sch

module Gorzała11 - Licznik Modulo 10( Reset,CLK,x0,x1,x2,x3,OUT);
input Reset,CLK;
output x0,x1,x2,x3,OUT;
wire w12,w13,w14,w15;
and #(1) and(w2,CLK,w9);
or #(1) or(w1,Reset,w10);
dreg #(1) dreg(w10,w9,OUT,w1,CLK);
and #(1) and(OUT,x3,x0);
dreg #(10) sub_1(x1,w12,w12,w1,x0);
dreg #(10) sub_2(x0,w13,w13,w1,w2);
dreg #(10) sub_3(x2,w14,w14,w1,x1);
dreg #(10) sub_4(x3,w15,w15,w1,x2);
endmodule

// Simulation parameters in Verilog Format
always
#10 Reset=~Reset;
#20 CLK=~CLK;

// Simulation parameters
// Reset CLK 10 10
// CLK CLK 20 20