BRAMKI LOGICZNE2


BRAMKI LOGICZNE
0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1
1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1
<0> <1> <2> <3> <4> <5> <6> <7> <8> <9> <10> <11> <12> <13> <14> <15>
x y
x<1>y
0 1 0
1 0 0
0 0 1
1 0 1
<1>
x y
x<2>y
0 0 0
1 1 0
0 0 1
1 0 1
<2>
x y
1
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<3>y
0 1 0
1 1 0
0 0 1
1 0 1
<3>
x y
x<4>y
0 0 0
1 0 0
0 1 1
1 0 1
<4>
x y
2
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<5>y
0 1 0
1 0 0
0 1 1
1 0 1
<5>
x y
x<6>y
0 0 0
1 1 0
0 1 1
1 0 1
<6>
x y
3
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<7>y
0 1 0
1 1 0
0 1 1
1 0 1
<7>
x y
x<8>y
0 0 0
1 0 0
0 0 1
1 1 1
<8>
x y
4
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<9>y
0 1 0
1 0 0
0 0 1
1 1 1
<9>
x y
x<10>y
0 0 0
1 1 0
0 0 1
1 1 1
<10>
x y
5
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<11>y
0 1 0
1 1 0
0 0 1
1 1 1
<11>
x y
x<12>y
0 0 0
1 0 0
0 1 1
1 1 1
<12>
x y
6
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
x<13>y
0 1 0
1 0 0
0 1 1
1 1 1
<13>
x y
x<14>y
0 0 0
1 1 0
0 1 1
1 1 1
<14>
x y
7
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
Realizacja bramki AND za pomocą NOT i OR Realizacja bramki OR za pomocą NOT i AND
Realizacja bramki NOT za pomocą NOR Realizacja bramki NOT za pomocą NAND
Realizacja bramki OR za pomocą NOR Realizacja bramki AND za pomocą NAND
8
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1
Realizacja bramki AND za pomocą NOR Realizacja bramki OR za pomocą NAND
Realizacja bramki NOR za pomocą NAND Realizacja bramki NAND za pomocą NOR
9
Wykonanie:
Grzegorz Jęczmyk
SWSZ Informatyka Gr.1


Wyszukiwarka

Podobne podstrony:
bramki logiczne
Bramki logiczne
BRAMKI LOGICZNE (1)
EEKsem3 bramki logiczne w7
bramki logiczne 2
Podstawowe bramki logiczne
utk bramki logiczne
zad 1 bramki funkcje logiczne
Wyk ad IV Minimalizacja funkcji logicznych
Katalog układów logicznych CMOS serii 4000
Poz logiczna
Błędy Logiczne
Bramki przerzutniki TTL

więcej podobnych podstron