Standard Serial Interface
RS-232 (Recommended Standard 232; 1969), TIA-232-F Interface Between Data
Terminal Equipment and Data Circuit-Terminating Equipment Employing Serial Binary
Data Interchange, issued in 1997: TxD, RxD and
I2C Bus (Inter Integrated Circuit Bus; Philips, early 1980's):
SCL (clock)
single-ended simple two-wire bus
SDA (data)
Podstawy techniki
CAN (Controller Area Network; Robert Bosch GmbH, 1983):
CAN_H
mikroprocesorowej
differential pair defined in the USB 2.0 specification
CAN_L
ETEW006
SMBus (System Management Bus, Intel, 1995):
SMBCLK (clock)
single-ended simple two-wire bus
SMBDAT (data)
Układy czasowo  licznikowe
USB (Universal Serial Bus; Compaq, DEC, IBM, Intel, Microsoft, NEC and Nortel,
1994): D+ (Data +)
differential pair defined in the USB 2.0 specification
D (Data  )
SPI (Serial Peripheral Interface Bus; Motorola), Microwire (National Semiconductor):
MOSI (Master Output Slave Input) SO (Serial Output)
Andrzej Stępień
MISO (Master Input Slave Output) SI (Serial Input)
Katedra Metrologii Elektronicznej i Fotonicznej SCK (Serial ClocK) SK (Serial Shift Clock)
SS (Slave Select) CS (Chip Select)
Timer  zegar, stoper, czasomierz,
minutnik, mechanizm zegarowy (do
N-bit K-bit Prescaler
włączania/wyłączania), programator
Timer/Counter N-bit Timer/Counter
zegarowy
Counter  licznik
0 7
Scaling  skalowanie, zmiana skali: mnożenie (np. powielanie
8-bit
częstotliwości sygnału w pętli PLL) lub dzielenie (np. podział częstotliwości
Clock Timer Register
sygnału w dzielniku, zmiana współczynnika wypełnienia sygnału itp.)
Timer7..0
Prescaler  wstępny dzielnik (łac. pre  przed, post  po) w celu
rozszerzenia zakresu częstotliwości sygnałów wejściowych lub zmiany
0 7 8 15
częstotliwości sygnałów wyjściowych
16-bit Timer 16-bit Timer
Clock Low Register High Register
Timer7..0 Timer15..8
K-bitowy
1
N-bitowy
Taktowanie dzielnik wstępny
dzielnik
(Prescaler)
(Clock)
(Timer / Counter)
0
0 7 8 15 16 23 24 31
po sprzętowym zerowaniu (after Reset)
32-bit Timer 32-bit Timer 32-bit Timer 32-bit Timer
Clock Lowest Register Lower Register Higher Register Highest Register
Timer7..0 Timer15..8 Timer23..16 Timer31..24
Układ kontrolny
(Control Logic)
Overflow  nadmiar, przepełnienie Underflow  niedomiar
3 bitowy Timer/Counter 3 bitowy Timer/Counter
Tryb zliczania w górę (Up Counting Mode) Tryb zliczania w dół (Down Counting Mode)
N=2 0 N=2 0
TimerCLK or Przepełnienie (Overflow) TimerCLK or Overflow
N-bitowy Timer/Counter N-bitowy Timer/Counter
Clear CLR Underflow Clear CLR Niedomiar (Underflow)
8 8 8 8
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
TimerCLK TimerCLK
1� 1�
�s �s
� 8� � 8�
� �s � �s
� �
� �
7 7
6 6
5 5
4 4
3 3
2 2
1 1
0 t 0 t
przepełnienie (overflow) Niedomiar (Underflow)
1
Match  porównywać, paso-
wać, dopasowywać, dobie-
3 bitowy Timer/Counter 3 bitowy Timer/Counter rać, zestawiać, dorówny-
wać, dostosowywać, odpo-
Tryb odliczania w górę i w dół Tryb porównania
wiadać sobie
(Match Mode)
(Up/Down Counting Mode)
N=2 0
Przepełnienie (Overflow)
N=2 0
TimerCLK or
TimerCLK or Przepełnienie (Overflow) N-bitpwy Timer/Counter
N-bitowy Timer/Counter
Clear
CLR Niedomiar (Underflow)
Clear CLR Niedomiar (Underflow)
Znacznik
= N-bitowy komparator =
porównania
(Match Flag)
N-bitowy Match Register
1 1
1 2 3 4 5 6 7 2 3 4 5 6 7 2
TimerCLK 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8
TimerCLK
1� 7
�s
� 7 �s
� �
�
�
1�
�s
�
�
6
7
Match = 5
6
4
5
3
4
5 �s
�
�
�
2
3
1
2
0 t
1
0
t Clear
Reset flag ??
Reset flag ??
Przepełnienie (Overflow) Niedomiar (Underflow) Match flag
UM10147. P89LPC952/954 User manual.
Capture  chwycenie, NXP, Rev. 01  17 September 2007, p.47
MicroConverter�, Multichannel 12-Bit ADC with
zdobycie, pojmanie,
Embedded Flash MCU. Analog Devices, Rev.F, 2013, p.29
3 bitowy Timer/Counter MCS51
ujęcie, opanowanie,
zawładnięcie, przeję-
Tryb zapamiętania wartości
Impulsy zewnętrzne
cie (read on the fly)
(Capture Mode)
stan licznika w funkcji  Timer jest zwiększany przy każdym sygnale
N=2 0
taktującym PCLK
Przepełnienie (Overflow)
TimerCLK or
N-bitowy Timer/Counter stan licznika w funkcji  Counter jest zwiększany po wykryciu zbocza
opadającego ( ) sygnału zewnętrznego na wejściu (pinie) mikrokontrolera
Clear
CLR Niedomiar (Underflow)
Capture
sygnał zewnętrzny jest próbkowany jeden raz w każdym cyklu maszynowym
write to
mikrokontrolera:
N-bitowy Capture Register
6 8 8 " stan licznika jest zwiększany (inkrementowany) jeśli stan impulsu
TimerCLK 1 2 3 4 5 7 1 2 3 4 5 6 7
zewnętrznego jest wysoki w czasie jednego cyklu maszynowego i niski w
7 następnym cyklu
1�
�s
�
�
6
5 " nowa wartość licznika pojawia się w następnym cyklu, po którym wykryto
4
zmianę sygnału zewnętrznego
3
�
�
�
2 6 �s
" do wykrycia każdego zbocza sygnału zewnętrznego wymagane dwa
1
cykle maszynowe
0 t
Clear
" minimalny czas trwania stanu niskiego / wysokiego sygnału
zewnętrznego wynosi jeden cykl maszynowy mikrokontrolera
Capture
UM10120. LPC2131/2/4/6/8 User manual. KL14 Sub-Family Reference Manual.
NXP, Rev. 4  23. April 2012, p.195 Freescale, KL14P80M48SF0RM, Rev. 3, September 2012, p.520
UM10398. LPC111x/LPC11Cxx User manual.
Cortex-M0/M0+ NXP, Rev. 12.3  10 June 2014, p.342
ARM7
Taktowanie zewnętrzne (External input)
Zliczanie impulsów zewnętrznych
narastające zbocze ( ) zewnętrznego sygnału zwiększa (inkrementuje)
stan licznika TPM (16-bit Timer/PWM Module)
dwa kolejne narastające zbocza sygnału taktującego PCLK ( )
częstotliwość zewnętrznego sygnału wejściowego musi być o połowę
wykorzystane do identyfikacji tylko jednego zbocza zewnętrznego
mniejsza niż częstotliwości taktująca zegara/licznika TPM
sygnału na wejściu CAP
" minimalny czas trwania stanu niskiego / wysokiego sygnału
programowalny stopień podziału w dzielniku wstępnym (prescaler counter,
zewnętrznego wynosi jeden cykl maszynowy mikrokontrolera divide-by 1, 2, 4, 8, 16, 32, 64, or 128)
(Since two successive rising edges of the PCLK clock are used to identify only
one edge on the CAP selected input, the frequency of the CAP input can not
dostępne dwa 16/32-bitowe liczniki / timery z 16/32-bitowym preskalerami
exceed one fourth of the PCLK clock.)
dwa kolejne zbocza narastające sygnału taktującego PCLK wykorzystywane
do wykrycia zbocza sygnału zewnętrznego na wejściu CAP
sygnał
zewnętrzny
częstotliwość zewnętrznego sygnału wejściowego nie może
przekraczać połowy częstotliwości sygnału taktującego PCLK
PCLK
(Since two successive rising edges of the PCLK clock are used to identify only one
Timer + 1 Timer + 1 edge on the CAP selected input, the frequency of the CAP input can not exceed one
half of the PCLK clock. Consequently, duration of the HIGH/LOW levels on the same
Timer + 1
CAP input in this case can not be shorter than 1/(2 " PCLK).)
2
16-bitowy Timer/Counter w 8-bitowym MCU
Wpis/odczyt synchroniczny
Odczyt/wpis wartości (Read/Write Timer/Counter Value)
1. Odczyt THIGH lub 1. Odczyt TLOW
Sekwencje odczytu
" programowy wpis synchroniczny:
2. Odczyt TLOW 2. Odczyt THIGH
(Read sequence):
 zatrzymanie licznika na czas wpisu
Free running Timer Free running Timer  korekta wpisywanej wartości o czas wpisu,
Clock Low Register High Register
zatrzymania, uruchomienia licznika
TLOW THIGH licznik
 wpis części mniej znaczącej zatrzymany
 wpis części bardziej znaczącej
1. Wpis THIGH lub 1. Wpis TLOW
 ponowne uruchomienie licznika
Sekwencje wpisu
2. Wpis TLOW 2. Wpis THIGH
(Write sequence):
RM0016. STM8S microcontroller family. ATmega8(L). 8-bit AVR with 8K Bytes In-System
Reference manual. STMicroelectronics, Doc ID 14587, Rev 6. 2009, p.136 Programmable Flash. Atmel Co. 2486T AVR 05/08, p.79
Wpis / odczyt do / z 16-bitego rejestru ATmega8  Timer/Counter
licznika Timer 1 (TIM1_CNTR)
Accessing 16-bit Registers
unsigned int i;
Brak buforowania przy wpisie wartości do rejestru Timer 1 (TIM1_CNTR)
.................
TCNT1 = 0x1FF; /* Set TCNT1 to 0x01FF */
Wpis wartości do rejestru licznika Timer 1 (TIM1_CNTRH & TIM1_CNTRL) w
.................
dowolnym momencie; nie zaleca się wpisu nowej wartości w trakcie pracy
i = TCNT1; /* Read TCNT1 into i */
licznika (nieprawidłowa wartość).
.................
8-bitowy bufor przy
Write: ; Set TCNT1 to 0x01FF
odczycie:
LDI R17, 0x01
Oprogramowanie
LDI R16, 0xFF
odczytuje bajt bardziej
OUT TCNT1H, R17 ; TempReg �! R17, high byte first
znaczący (automatyczne
OUT TCNT1L, R16 ; TCNT1L �! R16, low byte second
buforowanie bajtu mniej
; TCNT1H �! TempReg
znaczącego), a w drugiej
Read: ; Read TCNT1 into R17:R16
kolejności bajt mniej
IN R16, TCNT1L ; TempReg �! TCNT1H, low byte first
znaczący z bufora.
IN R17, TCNT1H ; R17 �! TempReg, high byte second
Figure 30
UM10398. LPC111x/LPC11Cxx User manual.
UM10398. LPC111x/LPC11Cxx User manual.
NXP, Rev. 12.3  10 June 2014, Chapter 20
NXP, Rev. 12.3  10 June 2014, p.404
LPC1114
Cortex%M0
Cortex M0
16-bit Timer/Counter 0/1
System Tick Timer
System Tick Timer
Match Mode
intended to (TMR16BxTCR)
FCORE
CEn
generate a fixed
1
16-bit Timer/Counter CT16Bx
16-bit Prescale Counter
10 millisecond
(TMR16BxTC)
(TMR16BxPC)
interrupt for use 0
by an operating
0
16-bit Comparator
=
MRyR (TMR16BxMCR)
system or other
Reset
system
Reset
16-bit Prescale Register 1
16-bit Comparator
management =
=
(TMR16BxPR)
software 0
16-bit Match Register y
simple 24-bit
Stop
(TMR16BxMRy)
1 MRyS
timer
EMCy
(TMR16BxMCR)
(TMR16BxEMR)
Fig 90. System Tick Timer block diagram MRyI
0
no external pins 0
00
(TMR16BxMCR)
Nothing
01
clocked internally by the system clock or the system clock/2
Clear
pin 1 1
Set
NVIC
enabled through the SysTick control register
10
CT16Bx_MATy EMy
Toggle Interrupt Register
(TMR16BxEMR)
11
uses dedicated exception vector (TMR16BxIR)
3
UM10398. LPC111x/LPC11Cxx User manual.
NXP, Rev. 12.3  10 June 2014, Chapter 20
Cortex-M0  CT16B0/1 LPC1114
32-bit Timer/Counter 1
Tryb porównania (Match Mode)
Capture Mode
FCORE (TMR32B1TCR)
CEn
1
32-bit Timer/Counter CT32B1
32-bit Prescale Counter
(TMR32B1TC)
(TMR32B1PC)
0
32-bit Comparator
= CAP0RE
Reset 1
(TMR16B1CCR)
0 pin
32-bit Prescale Register
16-bit Capture 0 Register
(TMR32B1PR)
(TMR16B1CR0)
1
1
0
CAP0FE
0
Capture 0
(TMR16B1CCR)
CAP0I
(TMR16B0CCR)
4
0
32-bit Interrupt Register
(TMR32B1IR)
M. Raju: Ultrasonic Distance Measurement
with the MSP430. Application Report. TI, SLAA136A, October 2001
MSP430xxx MSP430xxx
Capture - Example Capture - Example
12-cycle
prędkość dz
więku w powietrzu w temperaturze pokojowej wynosi
echo jest wzmacniane w
1100 ft/s (~335 m/s)
wewnętrznym wzmacniaczu
operacyjnym i doprowadzone
do wejścia Komparatora_A
ultradz
więkowy nadajnik MSP430 generuje 12 prostokątnych
impulsów o częstotliwości 40 kHz; ultradz
więkowy odbiornik
nasłuchuje echa
Komparator_A wyzwala
przechwytywanie wartości
chwilowej licznika Timer_A;
echo
Timer_A w MSP430 zlicza impulsy o częstotliwości 40-kHz
wartość odczytywana z
(rozdzielczość 25 �s)
rejestru CCR1 (triggers a
capture of Timer_A count
value to capture compare
wszystkie sygnały są wyznaczane w generatorze sterowanym
register CCR1)
rezonatorem kwarcowym (wysoka stabilność generowanych sygnałów)
Double Edge / Center aligned PWM
Single / Double Edge PWM
UM10120. LPC2131/2/4/6/8 User manual.
NXP, Rev. 3  4 October 2010
UM10398. LPC111x/LPC11Cxx User manual.
PWMMR0 = 10, rate peroid for PWM3
ARM7
NXP, Rev. 12.3  10 June 2014
PWMMR0 = 10, rate peroid for PWM1
PWM3 t
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9
PWM1 t
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9
PWMMR2 = 5, PWM3 rising edge PWMMR3 = 8, PWM3 falling edge
PWMMR1 = 7
Cortex-M0
Double Edge Controlled Outputs
Single Edge Controlled Outputs
RM0367 Reference manual. Ultra-low-power
STM32L0x3 advanced ARM�-based 32-bit MCUs.
UM10120. LPC2131/2/4/6/8 User manual.
NXP, Rev. 3  4 October 2010 STMicroelectronics , April 2014
TIMx_ARR = 8
STM32L053
PWMMR0 = 10, rate peroid for PWM3
ARM7
t
PWM1
PWM3 t
0 1 2 3 4 5 6 7 8 7 6 5 4 3 2 1 0 1 2 3
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9
CCRx = 4 CCRx = 7
PWMMR2 = 5, PWM3 rising edge PWMMR3 = 8, PWM3 falling edge
Double Edge Controlled Outputs Center aligned Controlled Outputs
4
R / PIO1_0 / AD1
/ CT32B1_CAP0
CR0
UM10398. LPC111x/LPC11Cxx User manual.
NXP, Rev. 12.3  10 June 2014, p.343
Cortex-M0  CT16B0/1
LPC1114 - PWM Control Register
(TMR16BxPWMC)
Tryb porównania (Match Mode)
31 4
3 2 1 0
Reserved
PWMEN3 PWMEN2 PWMEN1 PWMEN0
not write ones to bits 31:4
PWMENx kanał x modulatora PWM (x = 0, 1, 2 lub 3)
0 wyjście CT16Bn_MATx sterowane przez komparator (n = 0 lub 1)
1 wyjście CT16Bn_MATx sterowane przez modulator PWM
każde wyjście CT16Bn_MATx można niezależnie ustawić jako wyjście
modulatora PWM lub wyjście sterowane komparatorem Emx
16-bitowy timer CT16B0 ma trzy wyjścia PWM CT16B0_MAT [2: 0]
16-bitowy timer CT16B1 ma dwa wyjścia PWM CT16B1_Mat [1: 0]
jeśli wystąpi równość stanu licznika CT16B0/1 z którymkolwiek z innych
rejestrów porównania, to modulator PWM ustawia wyjście w stan HIGH
jeden dodatkowy rejestr określa długość cyklu PWM , służy do zerowania
licznika, a tym samym ustawia stan LOW na wszystkich wyjściach PWM
http://en.wikipedia.org/wiki/Butterworth_filter
PWM
Butterworth Low Pass Filter Orders
(maximally flat magnitude filter)
PDM
VCC
Output
� = 20% T
high
low
GPIO Output t
T
�
�
�
�
� = 50% T
high
VGND
low
t
�
�
�
�
� = 80% T
high
low
t
�
�
�
�
T
� 1 Charakterystyka dolno-przepustowego filtru Butterworth a rzędu 1 .. 5,
y = VCC y = f (GPIO output) dt
+" częstotliwość odcięcia �0 = 1.
T T
nachylenie charakterystyki 20n dB/dekadę, gdzie n jest rzędem filtru
0
OKAWA Electric Design
http://sim.okawa-denshi.jp/en/CRlowkeisan.htm
Simple RC Low Pass Filter
Simple RC Low Pass Filter [1#2]
Design for PWM [1#2]
Output
Cut-off frequency:
high
1
low f 3dB = fCut-off =
t
T 2 " Ą " R " C
VCC
VGND t Gain
�
�
�
�
VCC
0 dB
f
R = 160 &!  3.01 dB
GPIO
C = 1 �F
VGND
Slope:
 6 dB/octave
f 3dB = f Cut-off = 0.995 kHz
 20 dB/decade
5
OKAWA Electric Design OKAWA Electric Design
http://sim.okawa-denshi.jp/en/CRlowkeisan.htm http://sim.okawa-denshi.jp/en/CRlowkeisan.htm
Simple RC Low Pass Filter
Simple RC Low Pass Filter [2#2]
Design for PWM [2#2]
Output
high fPWM
fCut-off =
10
low
t
T = 100 �s
Peak-to-peak ripple voltage
� = 50 �s
VCC
VGND t
VCC
1.65 V "Vpk-pk
R = 160 &!
GPIO
C = 1 �F
VGND
Peak-to-peak ripple voltage:
f 3dB = f Cut-off = 0.995 kHz
"Vpk-pk = 0.51 V
OKAWA Electric Design
http://sim.okawa-denshi.jp/en/CRlowkeisan.htm
Timer PWM Resolution
PWM and Simple RC Low Pass Filter
fCut-off = fPWM = 1 kHz
PWM Resolution
"Vpk-pk
fCut-off = fPWM = 0.51 V
10 fCut-off = fPWM = 10 kHz
fPWM "Vpk-pk
fCut-off =
= 3.03 V
10
fTimer CLK fTimer CLK
8 bit 256 kHz 8 bit 2 560 kHz



16 bit 65 536 kHz 16 bit 655 360 kHz



Peak-to-peak ripple voltage: Peak-to-peak ripple voltage:
32 bit 4 294 967 296 kHz 32 bit 42 949 672 960 kHz



"Vpk-pk = 3.03 V "Vpk-pk = 0.51 V
"Vpk-pk "Vpk-pk
1.65 V
1.65 V = 0.026 V
= 0.052 V
100 fCut-off = fPWM = 100 kHz 200 fCut-off = fPWM = 200 kHz
fPWM fPWM
fCut-off = fCut-off =
100 200
fTimer CLK fTimer CLK
8 bit 25 600 kHz 8 bit 51 200 kHz






Peak-to-peak ripple voltage: Peak-to-peak ripple voltage: 16 bit 6 553 600 kHz 16 bit 13 107 200 kHz
32 bit 429 496 729 600 kHz 32 bit 858 993 459 200 kHz



"Vpk-pk = 0.052 V "Vpk-pk = 0.026 V
AN10513 Brushed DC motor control using the LPC2101.
http://en.wikipedia.org/wiki/DC_motor
NXP, Application note, Rev. 01  12 January 2007
Silnik szczotkowy
Silnik prądu stałego wirnik
komutator
prądu stałego
(DC Electric Motor)
magnesy
szczotki
stałe
Silnik szczotkowy (komutatorowy)
prądu stałego (Ddirect Current Motor):
na przewodnik z prądem umieszczony w polu
obudowa
magnetycznym działała siła elektrodynamiczna
" komutator mechaniczny,
(siła Lorentza)
uzwojenia
wirnik z uzwojeniem
wyprowadzenia
" stojan z magnesami stałymi
kierunek siły (F) jest prostopadły do kierunku linii
pola magnetycznego (B) i kierunku płynącego
" przełączanie między poszczególnymi fazami
prądu (I)
uzwojenia wirnika poprzez osadzone na wale
wirnika pręty komutatora i nieruchome szczotki
szczotkowy silnik prądu stałego wykonuje obroty
w obudowie stojana
przez oddziaływanie pola magnetycznego
ruchomego wirnika zasilanego przez mechaniczny
" włączanie przez szczotki kolejnych faz uzwojenia w
komutator i nieruchomych magnesów stałych
czasie obrotu wirnika, stały moment obrotowy i
(stojan)
ciągła praca silnika
" zalety: niskie koszty produkcji, łatwe sterowanie
komutator (dwa półpierścienie) zmienia kierunek
płynącego prądu co pół obrotu wirnika
" wady: wysoka emisja zakłóceń elektromagnetycznych, problem szczotek
6
STA6940M. Brushed DC Motor Driver IC With PWM Control.
http://pl.wikipedia.org/wiki/Silnik_prądu_stałego
Allegro MicroSystems, 2009
Silnik szczotkowy prądu stałego Sterowanie
(Brushed DC Electric Motor) silnikiem szczotkowym [1#2]
Table 1. Input Truth Table, PWM Control
Input Output
IN1 IN2 OA OB Motor Function
Low Low High Z High Z Free (toczenie się, luz)
PWM Low High Low Forward (obroty do przodu)
Low PWM Low High Reverse (obroty do tyłu)
Free
High High Low Low Brake (hamowanie)
silnik prądu stałego z gdy wirnik osiągnie
wirnik kontynuuje
magnesami stałymi położenie poziome,
obrót (bezwładność)
komutator zmienia
w uzwojeniu wirnika płynie
kierunek prądu
prąd, a wokół niego
płynącego przez
powstaje pole magnetyczne
uzwojenie wirnika,
lewa strona wirnika jest
zmieniając tym samym
odpychana w prawo przez
kierunek wytworzonego
lewy biegun magnesu
pola magnetycznego
stałego i przyciągana przez
proces powtarza się
prawy biegun magnesu, Forward Reverse Brake
(do przodu) (do tyłu) (hamowanie)
powodując obrót wirnika
STA6940M. Brushed DC Motor Driver IC With PWM Control.
http://users.tinyworld.co.uk/flecc/4-pole-bldc-motor031102.swf
Allegro MicroSystems, 2009
Czas martwy (Dead Time):
Sterowanie
Silnik
czas wyłączenia wszystkich
silnikiem szczotkowym [2#2]
tranzystorów sterujących
bezszczotkowy
przy przełączaniu w celu
Table 1. Input Truth Table, PWM Control
uniknięcia zwarcia zasilania
Input Output
Silnik bezszczotkowy
silnika
IN1 IN2 OA OB Motor Function
(BrushLess Ddirect Current
STA6940M. Brushed DC Motor Driver IC With PWM Control. Allegro MicroSystems, 2009
Low Low High Z High Z Free (toczenie się, luz)
Motor):
PWM Low High Low Forward (obroty do przodu)
ELECTRICAL CHARACTERISTICS (TA = 25�C, VBB = 24 V, VDD = 5 V)
" uzwojenie stojana
Low PWM Low High (obroty do tyłu)
Characteristics SymbolReverse
Test Conditions Min. Typ. Max. Unit
Free
" pole magnetyczne
High High Low Low Brake (hamowanie)
Switching Time tCON Measured from input  3.0  �s
wytwarzane przez wirujące
to output on
magnesy stałe
Switching Time tCOFF Measured from input  2.7  �s
" komutator zastąpiony
to output off
elektronicznym falownikiem
" zalety: wysoka trwałość ograniczona trwałością łożysk
(20 krotnie), precyzyjna regulacja obrotów (zamiast
FDD13AN06A0
Fairchild Semi.
silników krokowych)
Switching Time tON Turn-On Time   130 ns
" wady: wysoka cena (2-3 krotnie), skomplikowane
Forward Reverse
Switching Time tOFF Turn-Off Time   Brake
77 ns sterowanie
Brushless DC motor control using the LPC2141. Brushless DC motor control using the LPC2141.
NXP, Application note AN10661, Rev. 01  17 October 2007 NXP, Application note AN10661, Rev. 01  17 October 2007
Brushless
Brushless DC Motor [1#2]
DC Motor [2#2]
Stator Windings
Rotor
Hall Sensors
Magnet S
Rotor Magnet N
Hall Sensors
Magnets
Motor: 120 W
Maxon EC-40
 no-load speed is
Timer1 generates a system-
5900 RPM at 24 V
interrupt every 10 ms
maximum current
10-bit
is 6 A
ADC
Motor commutation set the PWM Timer duty cycle for speed
and drive Q1-Q6 MOSFET outputs for control of the three-phase
bridge
7
Timer0
AP08019. Sensorless Brushless DC Motor Control. Using Infineon http://pl.wikipedia.org/wiki/Silnik_krokowy
8-bit XC866 Microcontroller. Application Note, V1.0, Oct 2006, Infineon
http://en.wikipedia.org/wiki/Stepper_motor
Sensorless Brushless
Silnik krokowy reluktancyjny [1#2]
DC Motor Control
1
2
3
4
Figure 5.
Phase Voltages
http://pl.wikipedia.org/wiki/Silnik_krokowy
C8051F50x-F51x. Mixed Signal ISP Flash MCU Family.
Silicon Laboratories, Rev. 1.0 2/09
http://en.wikipedia.org/wiki/Stepper_motor
MCS51
Silnik krokowy reluktancyjny [2#2]
PCA Features [1#2]
kąt obrotu silnika jest proporcjonalny do liczby
The PCA consists of a :
impulsów wejściowych
" dedicated 16-bit counter/timer
precyzyjne pozycjonowanie i powtarzalność ruchu -
" six 16-bit capture/compare modules
dokładność ok. 3 - 5% kroku i błąd nie kumuluje się z
" each capture/compare module has its own associated I/O line (CEXn)
kroku na krok
" I/O lines are routed through the Crossbar to Port I/O when enabled.
szybki rozbieg, hamowanie i zmiany kierunku
niezawodność - brak szczotek, żywotność łożysk
Each capture/compare module may be configured to operate independently
in one of six modes:
bardzo niskie prędkości synchronicznych obrotów z
obciążeniem na wale silnika " Edge-Triggered Capture
" Software Timer, High-Speed Output,
szeroki zakres prędkości obrotowych; prędkość proporcjonalna do częstotliwości
impulsów wejściowych
" Frequency Output,
" 8-Bit PWM
rezonanse mechaniczne (niewłaściwe sterowanie)
" 16-Bit PWM
trudności pracy z bardzo dużymi prędkościami
zjawisko gubienia kroków
The PCA is configured and controlled through the system controller's
duży pobór prądu i emisja ciepła Special Function Registers (SFR).
C8051F50x-F51x. Mixed Signal ISP Flash MCU Family.
Silicon Laboratories, Rev. 1.0 2/09
MCS51
Problemy i pytania
PCA Features [2#2]
1. Jakie jest cel stosowania liczników w mikrokontrolerach ?
SYSCLK/12
2. W jakim celu do liczników jest dołączany preskaler i jaka jest jego rola ?
SYSCLK/4
3. Na czym w licznikach polega tryb  Up-Counting mode ?
PCA
T0 Overflow
CLOCK
4. Na czym w licznikach polega tryb  Down-Counting mode ?
16-Bit Counter/Timer
SYSCLK
MUX
Ext Clock/8 5. Na czym w licznikach polega tryb  Up/Down-Counting mode ?
6. Na czym w licznikach polega tryb  Compare mode ?
7. Na czym w licznikach polega tryb  Capture mode ?
Capture
8. W jaki sposób w mikrokontrolerach jest wykrywane zbocze sygnału taktującego ?
Capture Capture Capture
Compare
Compare Compare Compare
max rate ...............
9. Jakie są ograniczenia sygnałów taktujących liczniki mikrokontrolerów ?
Module 5
Module 0 Module 1 Module 4
=
WDT 10. Na czym polega wpis/odczyt synchroniczny liczników mikrokontrolerów ?
SYSCLK/4
11. Co to jest Tick Timer i jaka jest jego rola ?
ECI CEX0 CEX1 CEX3 CEX4
12. Jak interpretować skrót PWM i jakie jest zastosowanie tej metody ?
Crossbar
13. Jakie jest przeznaczenie trybów PWM liczników mikrokontrolerów ?
14. Co oznacza pojęcie BLDC ?
Port I/O 15. Co to jest PCA ?
8