Kennelly s.: Reducing Power Consumption in Embedded
Medical Electronics. Medical Electronics Manufacturing, Spring 2007
UrzÄ…dzenia medyczne
małe rozmiary układów to zmniejszony pobór mocy
Podstawy techniki
zwiększenie skali integracji (więcej funkcji w jednym układzie) to
mikroprocesorowej
miniaturyzacja urządzeń medycznych i wydłużenie okresu pracy przez
ETE006
obniżenie zużycia energii
baterie głównym z
ródłem energii w aplikacjach małej mocy
Redukcja mocy
mniejsza pojemność lub większa waga akumulatorów do aplikacji o
EMC
wysokich prądach wyjściowych (mniejsza rezystancja wewnętrzna) niż
podobnej wielkości akumulator o wysokiej rezystancji wewnętrznej
szeroki zakres napięć zasilających MCU, np. zasilanie napięciem 1,8 V to
Andrzej Stępień
zazwyczaj dwie baterie alkaliczne o napięciu 0,9 V
Katedra Metrologii Elektronicznej i Fotonicznej
Phillips D. (Freescale): eReader System Design Overview.
IQ ARM (Information Quarterly), Volume 10, Number 1, 2011
Power
eReader
Consumption
Freescale
in Golf (das Auto)
Freescale proponuje czytnik eReader
Matt Ruff (Freescale Semiconductor)
Reducing power consumption in
struktura: procesor i.MX508, układ
batterypowered applications.
zarzÄ…dzania energiÄ… MC13892, 3-osiowy
EDN, 2007, may 24, p. 81
akcelerometr MMA7660, zbliżeniowy
czujnik pojemnościowy MPR121 oraz
codec audio SGTL5000
wsparcie dla OS Linux®, Android"! i
Windows® CE.
lata
RUN: Page Update (5%)
WAIT: Display Update (10%)
Rys. 4 wpływ poboru prądu
STOP: No activity (85%)
na żywotność baterii
Figure1 : Bistable design allows systems
Time
to work and shut off to extend battery life
Å›rednia wartość prÄ…du (µA)
Lithum Manganese Dioxide Battery. CR2477.
Lithum Manganese Dioxide Battery. CR2477.
Data Sheet, Sony Corp.
Data Sheet, Sony Corp.
Temperature 23!
!
!
!
Battery Battery
CR2477 [1#2] CR2477 [2#2]
3k&! 6.8k&!
Discharge Characteristics
on Load
Discharge Load 6.8k&!
Specifications:
Nominal Voltage 3V
Discharge Characteristics
on Temperature
Nominal Capacity
23!
!
!
!
-10! 60!
! !
! !
! !
( 2.0V cutoff) 1000mAh
Standard Discharge
2.0V cut off
Current 0.4mA
Weight 10.0g
23!
!
!
!
Applications: Memory Back-up Power
Source for SRAM or Real Time Clock (RTC)
Discharge Load vs.
Discharge Capacity
1
Power
AN1416. Low-Power Design Guide. CMOS Power Consumption and Cpd Calculation.
Microchip, 2011, DS01416A, Tab. 6, 7 Texas Instruments, SCAA035B, June 1997, p.3
Battery
Statyczny pobór mocy
Chemistry Type FormTYP Voltage Self_Discharge Internal
(Static power consumption)
value profile %/mo resistanceNOM
Alkaline Primary AA/AAA 1.5V Sloped 0.08% 150-300 m&!
Li/MnO2 Primary Coin Cell 3,0V Flat 0.05% 10k-40k m&!
Li/FeS2 Primary AA/AAA 1.5V Flat 0.30% 90-150 m&!
ICC  prÄ…d zasilania (supply current)
Lithium-ion Secondary Varies 3.6V Flat 20% 30-40 m&!
moc statyczna:
PS = VCC " ICC
Ni/MH Secondary AA/AAA 1.2V Sloped 30% 30-40 m&!
gdzie: VCC = napięcie zasilające (supply voltage)
Capacity (mAh)
ICC = prÄ…d zasilania urzÄ…dzenia, suma
Life (hours) = System Current + Battery Self_Discharge Current (mA)
prądów upływnościowych
(leakage current)
"ICC  dodatkowy prąd zasilania (extra supply current) dla każdego z
"
"
"
wejść, na których występują napięcia inne niż 0 lub 5V,
niepodłączone,  pływające wejścia (brak nasycenia tranzystorów
wejściowych dla niepodłączonych wejść)
CMOS Power Consumption and Cpd Calculation.
http://arm.com/products/processors/cortex-m/cortex-m0.php
Texas Instruments, SCAA035B, June 1997, p.4
http://arm.com/products/processors/cortex-m/cortex-m0plus.php
Dynamiczny pobór mocy
Cortex-M0/M0+ CORE
(Dynamic power consumption)
Typical supply current
mniejsze
pojemności
ARM Cortex-M0 Implementation Data wewnętrzne
polaryzowane pojemności wewnętrzne układu
180ULL 90LP 40LP
(dynamic power-dissipation capacitance)
typical 1.8v, 25C typical 1.2v, 25C typical 1.1v, 25C
Dynamic Power 64.3µW/MHz 12.5µW/MHz 5.1µW/MHz
Floorplanned Area 0.109 mm2 0.03 mm2 0.007 mm2
częstotliwość sygnału przełączającego
(signal frequency)
ARM Cortex-M0+ Implementation Data
180ULL 90LP 40LP
PD = " CLn " VCC2 " fI" NSW
typical 1.8v, 25C typical 1.2v, 25C typical 1.1v, 25C
Dynamic Power 47.4 µW/MHz 9.37µW/MHz 3.8 µW/MHz
Floorplanned Area 0.098 mm2 0.028 mm2 0.0066 mm2
wyjściowe pojemności obciążenia liczba przełączanych bitów
(external/load capacitance) (number of bits switching)
ULL  ARM® Ultra Low Power Platform enables best-in-class; energy efficient
32-bit MCU processor implementations
napięcie zasilające
LP  ARM® Low Power platform; best-in-class processor implementations
(supply voltage)
Ultra-Low Power MCU ( Apollo ). Ambiq Micro. Data Brief CMOS Power Consumption and Cpd Calculation.
Texas Instruments, SCAA035B, June 1997
http://www.embedded.com/electronics-news/4438424/
Sub-threshold-voltage--low-power-ARM-MCUs-are-here
Power Consumption With a Single
Ultra-Low Power
Output Switching for TI s  245
MCU
VCC = No
Features: 3.3 V Load
Ultra-low supply current: 30µA/MHz executing from flash
High-performance ARM Cortex-M4F Processor, 24MHzMAX clock frequency
Ultra-low power memory:
32-bit ARM Cortex-M4F
microcontrollers have
% 512kB of flash memory for code/data
energy consumption that
% 64kB of low leakage RAM for code/data
is typically five to ten
times lower than that of
Ultra-low power interface for off-chip sensors:
MCUs of comparable
% 10b, 13-channel, 1MS/s ADC
performance
% Temperature sensor with +/-2ºC accuracy
Frequency [MHz]
Wide operating range: 1.8  3.8V,  40 to 85°C
Figure 8. Power Consumption With a Single Output Switching for TI s  245
2
CC
I
[mA]
Application Note. PCB-Design for Improved EMC. Guideline
LPC1110/11/12/13/14/15.
for Applications with NEC Microcontroller. NEC, May 2006
32-bit ARM Cortex-M0 microcontroller; up to 64 kB flash and 8 kB SRM.
NXP, Rev. 9.2  26 March 2014, Fig. 19
CMOS Power Consumption [1#2]
Cortex-M0
Typical supply current [1#2]
Conditions:
- Tamb = 25 °C;
48MHz(2)
active mode
entered executing
Power
36MHz(2)
code while(1){}
consumption of a
from flash;
CMOS circuit
24MHz(2)
- all peripherals
once operated at
disabled in the
2 MHz (red) and
12MHz(1)
SYSAHBCLKCTRL
once at 8 MHz
register;
(blue).
- all peripheral
clocks disabled;
- internal pull-up
resistors disabled; supply valtage
- BOD disabled; (1) System oscillator and system PLL disabled; IRC enabled;
(2) System oscillator and system PLL enabled; IRC disabled.
Kinetis KL13 Microcontroller. 48 MHz ARM® Cortex®-M0+
LPC1110/11/12/13/14/15.
and 64 KB Flash. Freescale, Rev. 2, 03/2015, Fig. 2
32-bit ARM Cortex-M0 microcontroller; up to 64 kB flash and 8 kB SRM.
NXP, Rev. 9.2  26 March 2014, Fig. 18
Cortex-M0
Power vs. Clock Frequency
Typical supply current [2#2]
Run mode supply current vs. core frequency
Conditions:
Temperature = 25, VDD = 3, while loop located in Flash
- Tamb = 25 °C;
active mode
48MHz(2)
entered executing
code while(1){}
36MHz(2)
from flash;
- all peripherals All
24MHz(2)
Peripheral
disabled in the
CLK Gates
SYSAHBCLKCTRL
12MHz(1)
ON
register;
- all peripheral OFF
clocks disabled;
- internal pull-up
resistors disabled;
temperature
- BOD disabled; (1) System oscillator and system PLL disabled; IRC enabled;
(2) System oscillator and system PLL enabled; IRC disabled.
3 12 MHz 48
Kevin Self: Microcontrollers Applications Engineer. UM10398. LPC111x/LPC11Cxx User manual.
Dallas Semiconductor Corporation NXP, Rev. 12.3  10 June 2014, Fig. 8
ARM
Cortex-M0
LPC1114
System
Clock Divider AHB clocks
Power vs. Clock Frequency
Clock Generation 1 to 18
(memories &
peripherals)
4 MHz
Internal RC Oscillator
Burst Mode Operation
SPI0 Peripheral
trimmed to 1%
SPI0_PCLK
Clock Divider
Energy consumed vs. processor speed for a 500 machine cycle task,
active mode (MCS51): SPI1 Peripheral
UART_PCLK
Clock Divider
Watchdog Oscillator
(32.768 kHz)
UART Peripheral
SPI1_PCLK
Clock Divider
Clock Machine Total Current
Frequency Cycle Time ICC -Time
System
Period Product WDT Clock
WDCLK
PLL
On-chip Divider
Crystal Oscillator
10 MHz 400 ns 200 ms 12,41 mA 248 mAs
range: 1 to 25 MHz
30 MHz 133 ns 66,5 ms 34,66 mA 230 mAs ( 6%) CLKOUT pin
CLKOUT
Clock
pin
Divider
3
B. Gniewińska, C. Klimek: Rezonatory i generatory
HC 49S
kwarcowe. WKiA
, Warszawa 1980
Rezonator kwarcowy (2/3) Crystal Oscillator (1/2)
HC 49S
HC 49S/SMD
HC 49U
TF206 /SMD
MCU
Układ zastępczy
Częstotliwość rezonansu
Reaktancja
rezonatora kwarcowego
równoległego:
bez obudowy i mocowania
XL
C1
fa = fS 1 +
" L1 C1 R1
CL + C0
f
fS fa
CX
gdzie:
XC
CX1 CX2
CX1 CX2
CL = CX +
C0
CX1 + CX2
L1 C1 R1
Częstotliwość rezonansu Częstotliwość rezonansu
szeregowego: równoległego:
fa - fS
A B 1 C1
1 1
fS < 0,01 .. 0,5 % 1
fS =
fa =
"
"L1C1 + L1C0 = fS 1 +
C0 2  " L1C1 C0
2 
TOM WILLIAMSON: Oscillators for Microcontrollers
APPLICATION NOTE AP-155, June 1983, Intel Corp.
Start-Up Startup Time
Crystal Oscillator Crystal Oscillator
CX1,2 = 30 pF
Clay Turner: Use of the TMS320C5x Internal Oscillator With External Crystals or Ceramic
VCC
Resonators. SPRA054, October 1995, Texas Instruments
 Startup time is dependent on the external components used, but
TS, ms
generally requires at last 100 ms after power-up for the oscillator to
stabilize. For this reason, a reset delay of 150-200 ms is recommended
X2
following power-up.
COP8CBR9/COP8CCR9/COP8CDR9. 8-Bit CMOS Flash Microcontroller with 32k
CX1,2 = 50 pF
Memory, Virtual EEPROM, 10-Bit A/D and Brownout.
DS101374, April 2002, National Semiconductor
VCC
CKI Frequency Startup Time
10 MHz 1  10 ms
3.33 MHz 3  10 ms
1 MHz 3  20 ms
X2
Oscillator Start-Up (4.608 MHz Crystal
455 kHz 10  30 ms
from Standard Crystal Corp.)
32 kHz 2  5 sec (low speed oscillator)
TOM WILLIAMSON: Oscillators for Microcontrollers
APPLICATION NOTE AP-155, June 1983, Intel Corp.
Parametry rezonatorów kwarcowych
Ceramic Resonator
Nominal frequency range f 32.768 kHz
Start-Up
Temperature storage TSTG -55°C to +125°C
CX1,2 = 50 pF
range operating TOPR - 40°C to +85°C
Maximum drive level GL 1,0 µWMAX
TS, µs
µ
µ
µ
Soldering condition TSOL Twice at under 260°C within 10 s
or under 230°C within 3 min.
X2
Frequency tolerance (standard) "f/f Ä…20ppm or Ä…50ppm
(Ta=25°C, DL=0.1µW)
Peak temperature (frequency) ¸T 25°C Ä…5°C
Temperature coefficient (frequency) Ä… -0.04ppm/°CMAX
Load capacitance CL 6pF
CX1,2 = 150 pF
Series resistance R1 50k&!MAX
Motional capacitance C1 1.8pFMAX
Shunt capacitance C0 0.9pFMAX
Insulation resistance IR 500M&!MIN
X2
Oscillator Start-Up Aging fa Ä…3ppm/YMAX
(3.58 MHz Ceramic Resonator (Ta=25°C Ä…3°C, first year)
from NTK Technical Ceramics) Shock resistance S.R. Ä…5ppmMAX
(test with: 3000G x 1/2 sine wave x 3 directions)
4
Crystal Considerations with Dallas Real Time Clocks.
Mariutti P.: Ceramic Resonator Oscillators and the C500,
APP58, Dallas Semiconductor, 1995
C166 Microcontroller Families. ApNote AP242401, Infineon Technologies,1999
Crystal Specifications
Quartz Crystals & Ceramic Resonators
Parameter Symbol Min Typ Max Units
Nominal Frequency F0 32,768 kHz
Load Capacitance CL 6 pF
Principal technical Differences between Quartz Crystals and Ceramic
o
T0
Temperature Turnover Point 20 25 30 C
Resonators
0,042 ppm/ o C
Parabolic Curvature Constant k
Ceramic Resonator Quartz Crystal
Daiwa DS-26S Crystal
Quality Factor Q 40.000 70.000
Specifications
Series Resistance R1 45 k&!
Price Factor (depends on quality) 1 2
Shunt Capacitance C0 1,1 1,8 pF
Mechanical Shock Resistance very good good
Capacitance Ratio C / C1 430 600 Integrated Caps available yes no
0
Drive Level DL 1 µW
Aging (for 10 years at room temperature) Ä… 3000 ppm Ä… 10 ppm
0
-20
Initial Frequency Tolerance Ä… 2000 ... 5000 ppm Ä… 20 ppm
-40
DS1485 (25°C):
Delta -60
Temperature Characteristics Ä… 20 ... 50 ppm/°C Ä… 0.5 ppm/°C
-80
Ä…30 seconds / month (CL = 6 pF)
frequency -100
-120 Ä…4 minutes / month (CL = 12 pF) Load Capacitance Characteristics Ä… 100 ... 350 ppm/pF Ä… 15 ppm/pF
[ppm] -140
-160
Oscillation Rise Time 0.01 ... 0.5 msec 1 ... 10 msec
-180
Quality Factor (Qm) 100 ... 5 000 10 000 ... 500 000
-40 -30 -20 -10 0 10 20 30 40 50 60 70 80
Temperature [°C]
LPC111x 32-bit ARM Cortex-M0 microcontroller;
up to 64 kB flash and 8 kB SRAM. NXP, Rev. 9.2  26 March 2014
LPC111x
Exit from Stop Mode
Internal RC osc. temperature characteristics
4 .. 10 ms
µC operating µC operating
Cristal
IRC-start-up time (maximum of 6 µs on power-up)
µ
µ
µ
Oscillator
Power
µC enters Ext. Interrupt Clock µC enters
Stop Mode Clock starts stabile Stop Mode
µC operating
Cristal
µC operating
Oscillator
RC
Oscillator
Power Power saved
12 MHz Ä… 1%
Ä…
Ä…
Ä…
µC enters Ext. Interrupt µC enters
Stop Mode Clock starts Stop Mode
Matt Ruff (Freescale Semiconductor): Reducing power
consumption in batterypowered applications. EDN, 2007, May 24, p. 82
RUN MODE
Zapotrzebowanie wymagana bardzo szybka reakcja programu
MCU
magistrale taktowane z maksymalnÄ… (20 MHz)
na energiÄ™
częstotliwością z wewnętrznego generatora
Low-Power Mode
po zakończeniu tryb STOP-2
RUN MODE
szybka reakcja programu Fig. 2 The power-
consumption profile
Szybki start, częstotliwość taktowania 4 MHz
MSP430 (Texas Instruments):
for stop and run
 low Power Mode 0
modes includes a
Porównanie
periodic wake-up
poboru energii  low Power Mode 1
STOP 1  low Power Mode 2
PIC32MZ (Microchip):
DEVICE TIMES OUT, ENTER
 low Power Mode 3
STANDBY POWERDOWN,
STOP 1
 CPU running: reducing
TYPICALLY 20 nA AT 2V
STANDBY POWERDOWN,  low Power Mode 4
CPU clock frequency
TYPICALLY, 20 nA AT 2V
 CPU halted:
V850
sleep mode
(Renesas):
idle mode
 idle
 watch
STOP 2  sub-watch
RUN MODE
działa RTC, włączony wewn. 2-kHz
RTC wyznacza moment aktywnego trybu rdzenia  halt
generator budzenia rdzenia (WAKE-UP)
test zapotrzebowania na wydajność rdzenia
 stop
zasilane układy I/O i RAM
jeśli nie to powrót do trybu STOP 2
pobór prądu typowo, 700 nA @ 2V
5
LPC1114 (NXP):
 sleep mode
Tryby redukcji mocy
MCU - Cortex-Mx
 deep-sleep mode
aktywny (Active Mode)  aktywny cały procesor, CPU, układy peryferyjne
Low-Power Mode  deep power-down mode
spowolnienia (Slow Down Mode)  zmniejszenie częstotliwości taktowania
EFM32 (Silicon Labs):
Kinetis (Freescale):
całego procesora i układów peryferyjnych (w połączeniu z trybem
 EM0 Run Mode
 normal WAIT via WFI
jałowy, bezczynności (Idle Mode)  brak taktowania rdzenia (CPU nie
 EM0 Run Mode
 Normal STOP via WFI
wykonuje programu), taktowanie wszystkich układów peryferyjnych (działają);
 EM1 Sleep Mode
 VLPR (Very Low Power Run)
programowy początek trybu, zakończenie sygnałem RESET lub przez
 EM2 Deep Sleep
przerwanie (jeśli zaprogramowane)
 VLPW (Very Low Power Wait) via WFI
Mode
 VLPS (Very Low Power Stop) via WFI Atmel: tryb uśpienia, w którym część MCU działa, a część nie działa
 EM3 Stop Mode
 LLS (Low Leakage Stop)
oczekiwania (Wait Mode)  zatrzymanie CPU, aktywne oscylatory (Renesas)
 EM4 Shutoff Mode
 LLS3 (Low Leakage Stop3)
gotowości (Standby Mode)  niskoenergetyczny tryb 3 w MSP430 (LPM3),
STM32L053 (STMicroelectronics):
 LLS2 (Low Leakage Stop2)
blokada: CPU, MCLK, SMCLK, stałoprądowy generator DCO; aktywny sygnał
 sleep mode
 VLLS3 (Very Low Leakage Stop3) ACLK
 low-power run mode
 VLLS2 (Very Low Leakage Stop2)
wyłączenia/zatrzymania (Power Down Mode / Stop Mode / Halt Mode 
 low-power sleep mode
 VLLS1 (Very Low Leakage Stop1)
sprzętowo lub programowo)  blokada wszystkich układów MCU (wyłaczenie
 stop mode with RTC
wszystkich generatorów), podtrzymanie zasilania rejestrów i wewnętrznej
 VLLS0 (Very Low Leakage Stop0)
 standby mode with RTC
pamięci RAM
 BAT (backup battery only)
 standby mode without RTC
dynamiczne skalowanie napięciem zasilania (Dynamic Voltage Scaling)
UM10398. LPC111x/LPC11Cxx User manual. UM10398. LPC111x/LPC11Cxx User manual
NXP, Rev. 12.3  10 June 2014, Fig. 8 NXP, Rev. 12.3  10 June 2014, p. 48
ARM
LPC1114
Cortex-M0
LPC1114
System
Clock Divider AHB clocks
Tryb uśpienia
Clock Generation 1 to 18
(memories &
(Sleep Mode)
peripherals)
4 MHz
Internal RC Oscillator zatrzymanie taktowania rdzenia (clock to the core is stopped) 
SPI0 Peripheral
trimmed to 1%
SPI0_PCLK zawieszenie wykonywania instrukcji do czasu wystÄ…pienia przerwania
Clock Divider
lub zerowania procesora
SPI1 Peripheral
UART_PCLK
Clock Divider
Watchdog Oscillator
redukcja mocy (części dynamicznej) przez wyłączenie działania
(32.768 kHz)
UART Peripheral
SPI1_PCLK
Clock Divider pamięci i wewnętrznych magistral współpracujących z pamięcią
utrzymanie taktowania układów peryferyjnych (SYSAHBCLKCTRL);
System
WDT Clock
mogą generować przerwania  układy analogowe i cyfrowe pozostają w
WDCLK
PLL
On-chip Divider
trybie aktywnym
Crystal Oscillator
range: 1 to 25 MHz
podtrzymanie stanu rejestrów rdzenia, rejestrów układów
CLKOUT pin
CLKOUT
Clock
pin peryferyjnych, wewnętrznej pamięci SRAM i statycznych stanów
Divider
wyprowadzeń (pinów)
UM10398. LPC111x/LPC11Cxx User manual UM10398. LPC111x/LPC11Cxx User manual
NXP, Rev. 12.3  10 June 2014, p. 49 NXP, Rev. 12.3  10 June 2014, p. 50
LPC1114 LPC1114
Tryb głębokiego uśpienia Tryb całkowitego wyłączenia
(Deep-sleep Mode) (Deep power-down mode)
zatrzymanie taktowania rdzenia (clock to the core is stopped)  zawieszenie
wykonywania instrukcji do czasu wystÄ…pienia przerwania lub zerowania
zatrzymanie taktowania procesora (wszystkich układów, także
procesora (jak w trybie uśpienia)
peryferyjnych) z wyjÄ…tkiem systemu wybudzania (Wake-Up pins)
generator kwarcowy (system oscillator) generator RC (IRC), pętla
powielacza częstotliwości (PLL) są wyłączone; działa tylko generator linie PIO0_0 .. PIO0_11 oraz PIO1_0 umożliwiają wybudzenie
Watchdog a (WDT) procesora (Wake-Up pins)
wszystkie układy analogowe są wyłączane (z wyjątkiem BOD i WDT) przez
utrata zawartości rejestrów i pamięci SRAM z wyjątkiem 5
wyłączenie działania pamięci i wewnętrznych magistral współpracujących z
32-bitowych rejestrów ogólnego przeznaczenia w układzie PMU
pamięcią
(GPREG0 .. GPREG4)
tryb redukuje energię pobieraną przez pamięć Flash i układy analogowe
wszystkie wyjścia alternatywne pozostają w stanie wysokiej impedancji
podtrzymanie stanu rejestrów rdzenia, rejestrów układów peryferyjnych, (tri-state)
wewnętrznej pamięci SRAM i statycznych stanów wyprowadzeń (pinów)
6
UM10398. LPC111x/LPC11Cxx User manual
LPC1110/11/12/13/14/15. 32-bit ARM Cortex-M0 microcontroller;
NXP, Rev. 12.3  10 June 2014, p. 47 .. 51
up to 64 kB flash and 8 kB SRAM. Data Sheet. NXP, Rev. 9.2 - 2014, Tab. 16
LPC1114 - parametry
LPC1114
Symbol Parameter Conditions Min Typ Max Unit
Zakończenie trybów redukcji mocy
VDD supply voltage 1.8 3.3 3.6 V
IDD supply current Active mode, code while(1) { }
executed from Flash
zerowanie procesora (SYSRSTSTAT  SYStem ReSeT STATus register) system clock = 12 MHz[2..6] 3 mA
system clock = 50 MHz[2, 3, 5..7] 9 mA
% zewnętrzne: sygnał RESET (SYSRSTSTAT[1])
Sleep mode 2 mA
% wewnętrzne: WDT (Watchdog; SYSRSTSTAT[2])
system clock = 12 MHz[2..6]
BOD (Brown Out Detect; SYSRSTSTAT[3])
Deep-sleep mode[2, 3, 8] 6 µA
µ
µ
µ
programowe zerowanie (System reset; SYSRSTSTAT[4])
Deep power-down mode[2, 9] 220 nA
[1] Typical ratings are not guaranteed. The values listed are at temperature 25° = 3.3 V
°C, VDD
°
°
przerwanie (jeśli zostało uaktywnione)
[2] Tamb = 25° C
°
°
°
[3] IDD measurements were performed with all pins configured as GPIO outputs driven LOW
and pull-up resistors disabled
linie PIO0_0 .. PIO0_11 oraz PIO1_0 pełnią rolę wejść wybudzających
[4] IRC enabled; system oscillator disabled; system PLL disabled
procesor (inputs to the start logic)
[5] BOD disabled
[6] All peripherals disabled in the SYSAHBCLKCTRL register. Peripheral clocks to UART
wskazane jest taktowanie procesora z wewnętrznego generatora RC
and SPI0/1 disabled in system configuration block
(IRC) przed włączeniem trybów redukcji mocy (czas wzbudzenia [7] IRC disabled; system oscillator enabled; system PLL enabled
[8] All oscillators and analog blocks turned off in the PDSLEEPCFG register (= 0x0000 18FF)
maksymalnie 6 µs)
µ
µ
µ
[9] WAKEUP pin and RESET pin are pulled HIGH externally
STM32L053xx. STM32L053xx.
Ultra-low-power 32-bit MCU ARM®-based Cortex®-M0+, Ultra-low-power 32-bit MCU ARM®-based Cortex®-M0+,
up to 64KB Flash, 8KB SRAM, 2KB EEPROM, LCD, USB, ADC, DAC. up to 64KB Flash, 8KB SRAM, 2KB EEPROM, LCD, USB, ADC, DAC.
Data Sheet. STMicroelectronics, September 2014, p. 14 Data Sheet. STMicroelectronics, September 2014, p. 14
STM32L053xx STM32L053xx
Low-Power Modes [1#8] Low-Power Modes [2#8]
The ultra-low-power STM32L053x6/8 support dynamic voltage
scaling to optimize its power consumption in Run mode.
Seven low-power modes are provided to achieve the best compromise
between low-power consumption, short startup time and available
The voltage from the internal low-drop regulator that supplies the
wakeup sources:
logic can be adjusted according to the system s maximum operating
frequency and the external voltage supply. Sleep mode
Low-power run mode
There are three power consumption ranges
(standard operating voltage VDD = 1.65  3.6 V)
Low-power sleep mode
 Range 1: range limited, VDD = 1.71  3.6 V,
CPU running at up to 32 MHz Stop mode with RTC
 Range 2: full VDD range,
Standby mode with RTC
maximum CPU frequency of 16 MHz
 Range 3: full VDD range, Standby mode without RTC
maximum CPU frequency limited to 4.2 MHz
STM32L051x6 STM32L051x8 Access line ultra-low-power
32-bit MCU ARM®-based Cortex®-M0+, up to 64 KB Flash,
8 KB SRAM, 2 KB EEPROM, ADC. Datasheet - production
data. STMicroelectronics, June 2014, Rev 3
Run mode, code with
data processing running from
Flash
Dynamic Voltage Scaling
Range 3, VCORE=1.2 V 1 MHz 165Flash 135RAM µA
&
VOS[1:0]=11 2 MHz 290 240 µA
RAM
4 MHz 555 450 µA
IDD
4 MHz 0.665 0.52 mA
dynamiczne przełączanie napięć zasilających w układach, które nie
fHSE = fHCLK Range 2, VCORE=1.5 V, 8 MHz 1.3 1.0 mA
VOS[1:0]=10 pracują z pełną mocą (np. odtwarzacz MP3, internetowe audio, kamera
up to
16 MHz 2.6 2.0 mA
cyfrowa itp.)
16 MHz
8 MHz 1.55 1.25 mA
included Range 1, VCORE=1.8 V,
obniżenie napięcia zasilania rdzenia (VCC), zmniejszenie częstotliwości
16 MHz 3.1 2.45 mA
VOS[1:0]=01
taktującej (fCLK) w mikroprocesorach, procesorach sygnałowych (DSP)
32 MHz 6.3 5.1 mA
Dhrystone fHCLK = 555Flash 450RAM µA
Range 3, VCORE=1.2 V
pobór energii proporcjonalny do (VCC)2 " FCLK, zmiana częstotliwości
CoreMark =4MHz 585 575 µA
VOS[1:0]=11
taktujÄ…cej
Fibonacci 440 370 µA
IDD
while(1) 355 340 µA
fHSE = fHCLK wydłużenie czasu życia baterii o ok. 15-25% przy oszczędnym
while(1), prefetch off 353 % µA
up to gospodarowaniu energiÄ…
Dhrystone fHCLK = 6.3 5.1 mA
16 MHz Range 1, VCORE=1.8 V,
CoreMark =32MHz 6.3 6.25 mA
właściwe zaprojektowanie struktury mikroprocesora, układu sterującego
included VOS[1:0]=0
Fibonacci 6.55 4.4 mA
stabilizatorem napięcia
1
while(1) 5.4 4.7 mA
while(1), prefetch off 5.2 % mA
7
STM32L051x6 STM32L051x8 Access line ultra-low-power
Texas Instruments:
32-bit MCU ARM®-based Cortex®-M0+, up to 64 KB Flash,
FRAM  Ultra-Low-Power Embedded Memory
8 KB SRAM, 2 KB EEPROM, ADC. Datasheet - production
data. STMicroelectronics, June 2014, Rev 3
FRAM Technology MSP430FR57xx
Current consumption
in Low-Power Run Mode Ultra-low-power Read/Write
MSP430 devices with embedded FRAM
MSI (multispeed internal RC
All peripherals oscillator) clock, 65 kHz 8.5typ µA are cutting the industry s best active power
off, code fHCLK = 32 kHz,
consumption
TA = %40 °C to 25 °C
executed from
Read and writes require just 1.5V, so it is
RAM, Flash
MSI clock, 65 kHz
10typ µA able to operate without a charge pump,
switched off,
fHCLK = 65 kHz
VDD from 1.65 V
unlike Flash and EEPROM
MSI clock, 131 kHz
23typ µA
to 3.6 V
fHCLK = 131 kHz
FRAM consumes 250x less power than
IDD
All peripherals MSI (multispeed internal RC Flash-based devices when running at
(LP Run)
off, code oscillator) clock, 65 kHz 22typ µA
equal speed (12kB/s):
fHCLK = 32 kHz,
executed from
 CPU speed @ 8MHz
TA = %40 °C to 25 °C
Flash, VDD from
 Both memory options capped @ 12kB/s
1.65 V to 3.6 V
MSI clock, 65 kHz Power Consumption
27.5typ µA
throughput (typical application)
fHCLK = 65 kHz Both writing to memory at 12kB/s
 FRAM consumes 9µA @ 12kB/s
MSI clock, 131 kHz
39typ µA
fHCLK = 131 kHz
 Flash consumes 2200µA @ 12kB/s
Tryby redukcji mocy
Metody redukcji mocy w MCU
Generatory
specjalne funkcje zarządzania energią w MCU; kontrola zużycia energii
procedura Start-Up  MCU w stanie bezczynności (idle mode), tzn. nie
przez urządzenia peryferyjne, okresowe uśpienie MCU (sleep mode),
wykonuje instrukcji:
manipulowania oscylatorem (oscillator start-up)
% w okresie stabilizacji drgań oscylatora, mikrokontroler w stanie
zerowania, nie wykonuje instrukcji, a zużywa energię
kontrola zasilania urządzeń peryferyjnych MCU - kardynalna zasada
% czas trwania procedury Start-Up zależny od typu rezonatora
zarządzania energią w przenośnych systemach wbudowanych to
ceramicznego lub kwarcowego, pojemności kondensatorów, typu
sterowanie poborem prądu (włączanie/wyłączanie) wewnętrznych i
wewnętrznego generatora MCU itp.
zewnętrznych urządzeń peryferyjnych; np. wyłączenie funkcji
 brownout w zastosowaniach akumulatorowych
skrócenie procedury Start-Up przez użycie dwóch generatorów:
tryb uśpienia MCU w czasie małego zapotrzebowania systemu na
% generatora RC o krótkim czasie startu (~6µ  natychmiastowe
µs)
µ
µ
zasoby lub moc obliczeniowÄ…
rozpoczęcie wykonywania kodu (instrukcji)
% zastÄ…pienie generatora RC stabilnym generatorem kwarcowym
wybudzenie MCU przez przerwanie lub po czasie wyznaczonym przez
(ceramicznym) o długim czasie startu (~10ms)
licznik  niższe średnie zużycie energii
LPC1114
Tryby redukcji mocy
Power
Porty (Bidirectional I/O pins)
Consumption
zużycie energii zależne od sposobu sterowania wejściami (pinami)
nieużywane piny portu skonfigurowane jako:
% wejścia z wewnętrznym/zewnętrznym rezystorem pull-up (do zasilania
VDD) lub pull-down (do masy VSS)
LPC1110/11/12/13/14/15
% wyjścia, w stanie niskim lub wysokim
32-bit ARM Cortex-M0
microcontroller; up to 64 kB
flash and 8 kB SRAM.
NXP, Rev. 9.2  26 March 2014
port skonfigurowany jako wejście  pobór prądu = prąd upływu (leakage
current); taki sam przepływ prądu w przypadku połączenia wejścia (pinu)
bezpośrednio z VDD (zasilanie) lub VSS (masa)
póz
niejsze wykorzystanie wejścia (pinu) jako wejście lub wyjście bez
większych zmian sprzętowych
8
ST7. 8-BIT MCU FAMILY USER GUIDE.
C. Shore: Developing Power-Efficient
STMicroelectronics, July 2002
Software Systems on ARM Platforms. Technology In-Depth, p.48-52
Computation is cheap
Bezpieczeństwo
Communication is expensive
Minimize data memory access
urządzenia programowane, mikrokontroler, to automat do określonego,
Figure 1: Memory access distribution
zaprogramowanego zadania, wykonywanego w określonych warunkach
Cost of using:
warunki te nie zawsze są brane pod uwagę; niektóre zdarzenia są
 1 for instruction
pomijane jako nieistotne (?)
 1/25 for access Tightly Coupled
Memory (TCM)
nieprzewidziane zdarzenia, skutkujące błędnym działaniem urzadzenia:
 1/6 for access cache
% błędy programisty
 7 for access an external RAM
% błędy, awarie sprzętu
In other words, for each external RAM
% zakłócenia
access, we can execute 7 instructions,
access cache 40 times or TCM around
Figure 2: Energy cost of
170 times for the same energy cost
memory accesses
Bezpieczne programowanie
WATCHDOG
Watchdog
Pisać lepszy kod
licznik okresowo odświeżany (ustawiany)
sprawdzać warunki pracy programu, podjąć wszelkie środki ostrożności,
aby zapobiec awariom; przewidzieć wahania zasilania, wpływ zakłóceń
nie chroni w pełni działającego programu:
elektromagnetycznych
% niektóre części programu ulegają awarii
nie istniejÄ… jednoznaczne metody wykrywania awarii procesora
% część programu funkcjonuje poprawnie
za pomocą środków elektronicznych są praktycznie nie istnieje
zerowanie procesora/programu nie jest dobrym sposobem, ponieważ
świat zewnętrzny może generować problemy; wadliwe oprogramowanie
nie zeruje procesora
popularną metodą jest zastosowanie licznika-budzika (z określonym
opóz
nieniem) i właściwej reakcji programu
periodycznie zerowanie procesora przy braku wcześniejszego
odświeżenia
stosować watchdog, licznik wywołujący sprzętowy RESET procesora
RM0367. Reference manual. Ultra-low-power STM32L0x3
advanced ARM®-based 32-bit MCUs. STMicroelectronics, April 2014
Jak działa
Watchdog
Watchdog
? ?
Start / Odświeżanie
Watchdoga
Przerwanie Wewnętrzny RESET
????
Watchdog taktowany przez generator Low-Speed Internal RC
(Low Speed Internal)
9
http://pl.wikipedia.org/wiki/Kompatybilnsość_elektromagnetyczna
http://www.mg.gov.pl/Wspieranie+przedsiebiorczosci/
ElectroMagnetic
Bezpieczenstwo+produktow+i+uslug/Dyrektywy+
Watchdog = ochrona
Bezpieczenstwa+Przemyslowego+i+Technicznego
Compatibility
określenie właściwej wartości watchdoga (opóz
nienia) jest trudne
rady dla korzystajÄ…cych z watchdoga:
kompatybilność elektromagnetyczna (ElectroMagnetic Compatibility
% nie aktywować watchdoga podczas debugowania programu  w
 EMC)  zdolność danego urządzenia elektrycznego lub
przeciwnym wypadku może pojawić się pewne nieoczekiwane zerowania
elektronicznego do poprawnej pracy w określonym środowisku
procesora
elektromagnetycznym i nieemitowanie zaburzeń pola
elektromagnetycznego zakłócającego poprawną pracę innych urządzeń
% gdy program jest bez błędów, test kilku wartości czasów odświeżania:
[Jarosław Szóstka: Fale i anteny. WKiA
, Warszawa 2001]
pracujących w tym środowisku
" najpierw wartość równa połowie maksimum
" w przypadku wystąpienia resetu (który jest wykrywany przez
oznacza to, że:
umieszczenie pułapki), podwoić wartość i ponowny test
% urządzenie (system) nie powoduje zakłóceń w pracy innych
" jeśli nie nastąpi zerowanie, przyjąć połowę tej wartości i ponowny test
urządzeń (systemów),
" zmniejszać wartość w ten sposób jak najdłużej, wykonując test programu
% urządzenie (system) nie jest wrażliwe na zakłócenia emitowane
z wszystkimi jego funkcjami
przez inne urzÄ…dzenia (systemy),
" po znalezieniu najmniejszej wartości, która nie wywołuje resetu, należy
% urządzenie (system) nie powoduje zakłóceń w swojej pracy.
pomnożyć tę wartość przez współczynnik bezpieczeństwa
M. Jaworska: EMC mikrokontrolerów  metody sprzętowe i
programowe. ElektronikaB2B, 23 kwiecień 2014
PCB
Zakłócenia elektromagnetyczne
oddziaływanie zewnętrznego pola elektromagnetycznego:
podział komponentów na
" przepięcia indukowane w zewnętrznych doprowadzeniach,
grupy: analogowe, cyfrowe,
ścieżkach drukowanych
zasilanie, emitujące silne zaburzenia, układy oraz we/wy  AN10897. A guide to
" przepięcia indukowane w wewnętrznych doprowadzeniach
designing for ESD and
rozmieszczenie ich z uwzględnieniem tej klasyfikacji
EMC.
(indukcyjności i pojemności połączeń struktury wewnętrznej z
NXP, Application note
Rev. 02  19 January
wyprowadzeniami)
ścieżki przynależne do każdej z grup nie będą się przecinały, 2010
poza tymi, które je ze sobą łączą.
emisja własnego pola elektromagnetycznego:
" błędne wykonanie połączeń dla dużych prądów obciążeń
" nadmiarowe, bezzasadne generowanie dodatkowych sygnałów
Fig 18. Recommended stack-ups
wyładowania elektrostatyczne
Fig 20. Recommended stack-ups for 6-layer board
for 4-layer board
AN10897. A guide to designing for ESD and EMC. XMC4000. Microcontroller Series for Industrial Applications.
NXP, Application note Rev. 02  19 January 2010 Infineon, Application Note, V1.0, 2013-11
PCB % EMC
PCB % EMC
[1#2]
[2#2]
unikanie przesłuchów (crosstalk) lub sprzęgnięć (coupling), ścieżki z dużymi
prądami, z szybkimi czasami narostu / opadania (poniżej 10 ns)  utrzymanie
prawidłowego odstępu od innych ścieżek, które biegną równolegle do nich lub
Figure 2 2-layer PCB Layout Example
ścieżkami masy
for Decoupling of XMC4000
(single sided assembly)
ścieżki zasilające i masy
prowadzone równolegle 
Table 2 Decoupling / Stabilization
minimalizacja impedancji
Capacitor Values
pętli
Power Supply Domain Number and Sizes of Decoupling / Stabilization capacitors
szczególnie ważne dla
Pad Domain VDDP/VSS 100 nF to each VDDP pin, 20 µF or higher to one pin
płytek 2-warstwowych
Analog Domain VDDA/VSSA 100 nF to VDDA pin
Core Domain VDDC/VSS XMC4500: 100 nF to each VDDC pin,
10 µF Ä…10% X7R to one pin
XMC4400/XMC4200: 100 nF to each VDDC pin,
4.7 µF Ä…10% X7R to one pin
Hibernate Domain VBAT Any value, depends on hibernate time
10
L. Baranowski: Systemy kontroli ESD.
https://mbed.org/blog/entry/EMC-Testing-mbed
Elektronik, kwiecień 2003
EMC Test Summary
Wyładowania elektrostatyczne [1#2]
mbed NXP LPC1768
szereg tryboelektryczny - zestawienie materiałów pod względem biegunowości
i wielkości ładunku wytwarzanego podczas zetknięcia i rozdzielenia dwóch
materiałów:
stal
ludzka ręka: +
drewno
" azbest
bursztyn
" futro królika
guma utwardzona
" włókno octanowe
nikiel, miedz

" szkło
Only one unit (LPCXpresso1768) connected to
srebro, mosiÄ…dz
bawełna
" mika
IBM Thinkpad via USB. złoto, platyna
" ludzki włos
jedwab octanowy
USB running mass storage class
" nylon
celuloid
Internal oscillators and PLLs all powered " wełna
poliester
" ołów
Running test program to toggle I/O pins akryl
" jedwab
polietylen
" aluminium
polipropylen
" papier
silikon
teflon 
L. Baranowski: Systemy kontroli ESD. Electrostatic Discharge (ESD) Application Report.
Elektronik, kwiecień 2003 SSYA008 Texas Instruments, 1999
Wyładowania elektrostatyczne [2#2] What Voltage Levels of ESD are Possible ?
czynności i odpowiadające im przykładowe ładunki w Voltach dla różnych
It has been shown that human beings can be charged up to 38,000 volts
poziomów wilgotności:
wilgotność względna just by walking across a rug on a low-humidity day. In order for an ESD
pulse to be seen, felt, or heard, it must be in the range of 3000 4000 volts.
czynności 10% 40% 55%
Many devices can be damaged well below this threshold.
chodzenie po dywanie 35.000 15.000 7.500
chodzenie po podłożu wykonanym z materiałów 12.000 5.000 3.000
syntetycznych
poruszanie się w obrębie stanowiska roboczego 6.000 800 400
wyciąganie układu scalonego z szyny z tworzywa 2.000 700 400
sztucznego
wyciąganie układu scalonego z podstawki 11.500 4.000 2.000
wyciąganie układu scalonego ze styropianu 14.500 5.000 3.500
wyciąganie płytki elektronicznej z opakowania z 26.000 20.000 7.000
tworzywa sztucznego
zapakowanie płytki elektronicznej w wytłoczkę z 21.000 11.000 5.500
tworzywa sztucznego Punctured Barrier Junction After ESD Test at 4000 V
Problemy i pytania
1. Jaki jest wpływ temperatury na pojemność energetyczna baterii ?
2. Jaki jest wpływ prądu obciążenia na pojemność energetyczna baterii ?
3. Od czego zależy statyczne zapotrzebowanie na energię elektryczną ?
4. Od czego zależy dynamiczne zapotrzebowanie na energię elektryczną ?
5. Czy liczba przełączanych wyjść układu zwiększa pobór mocy ?
6. Co należy zrobić z nieużywanymi wejściami (pinami) procesora ?
7. Na czym polega start/stopowa praca procesora ?
8. Dlaczego w pracy start/stopowej zmniejsza siÄ™ zapotrzebowanie na energiÄ™ ?
9. Jak redukowane jest zapotrzebowanie na energiÄ™ w trybie slow-down ?
10. Jak redukowane jest zapotrzebowanie na energiÄ™ w trybie idle ?
11. Jak redukowane jest zapotrzebowanie na energiÄ™ w trybie power-down ?
12. Jak redukowane jest zapotrzebowanie na energiÄ™ w trybie standby ?
13. Jak redukowane jest zapotrzebowanie na energiÄ™ w trybie wait ?
14. Jaki jest czas wzbudzenia i stabilność pracy rezonatora kwarcowego ?
15. Jaki jest czas wzbudzenia i stabilność pracy układu RC ?
11