http://en.wikipedia.org/wiki/Computer_data_storage
http://pl.wikipedia.org/wiki/Pamięć_komputerowa
Pamięć
komputera/mikroprocesora/mikrokontrolera[1#3]
Podstawy techniki
zawartość (memory contents):
% kod programu (np. kod aplikacji, systemu operacyjnego)
mikroprocesorowej
% dane (do obliczeń lub wyniki obliczeń)
ETEW006
trwałość danych (data volatility):
% ulotne (zasilanie podtrzymuje zawartość; RAM, NVRAM, FRAM ..)
% nieulotne (zawartość niezależna od zasilania; ROM, PROM, EPROM,
EEPROM, NVRAM, FRAM ..)
Pamięci
typ nośnika (storage technologies):
ROM i RAM
% półprzewodnikowy (układ scalony)
% magnetyczny (układ scalony, struktury ferrytowe, taśmy, dyski, karty
magnetyczne)
% optyczny (dyski optyczne)
Andrzej Stępień
% inny: polimerowy, papierowy (taśma perforowana), ..
Katedra Metrologii Elektronicznej i Fotonicznej
http://en.wikipedia.org/wiki/Computer_data_storage http://en.wikipedia.org/wiki/Computer_data_storage
http://pl.wikipedia.org/wiki/Pamięć_komputerowa http://pl.wikipedia.org/wiki/Pamięć_komputerowa
Pamięć Pamięć
komputera/mikroprocesora/mikrokontrolera[2#3] komputera/mikroprocesora/mikrokontrolera[3#3]
forma dostępu (mutability, read/write storage):
% tylko odczyt (bez ograniczeń; zapis tylko w fazie produkcji; read only)
szybkość (performance):
% jedno/wielokrotny zapis (ograniczony technologiÄ… produkcji), odczyt (bez
% szybkość transferu danych (bit rate)
ograniczeń; read only)
% czas cyklu (cycle time)
% wielokrotny odczyt i zapis (bez ograniczeń; read/write)
% czas dostępu (access time)
% czas oczekiwania (CAS latency)
organizacja (data organization and representation, capacity):
% zasady odświeżania (refresh cycle); pamięci statyczne i dynamiczne
% pojemność, wielkość (liczba bitów/bajtów/słów przechowywanych danych)
% gęstość zapisu (storage density; w pamięciach optycznych, magnetycznych)
zasilanie, pobór mocy (energy use)
zasady dostępu (accessibility):
% dostęp swobodny (random access), dostęp do dowolnej lokalizacji w
inne, np. hierarchiczność pamięci: rejestry procesora, pamięć
dowolnym czasie
podręczna (cache), operacyjna, masowa, wewnętrzna/zewnętrzna ..
% sekwencyjny (sequential access), dane uszeregowane szeregowo
ARM Software Development Toolkit. User Guide ARM Software Development Toolkit. User Guide
ARM DUI 0040D, Version 2.50 ARM DUI 0040D, Version 2.50
UM10398. LPC111x/LPC11Cxx User manual. UM10398. LPC111x/LPC11Cxx User manual.
NXP, Rev. 12.3  10 June 2014 NXP, Rev. 12.3  10 June 2014
Cortex-M0/M0+
Cortex-M0/M0+
Inicjalizacja mikrokontrolera [1#2]
Inicjalizacja mikrokontrolera [2#2]
brak inicjalizacji automatycznej po włączeniu zasilania / sprzętowym
typowe procedury:
zerowaniu (Reset) MCU; inicjalizacja wykonywana przed wywołaniem
programu SystemInit  uruchomienie podstawowych układów we/wy:
" z
ródło taktowania procesora (IRC / XTAL / WDT),
typowe procedury:
" powielacz częstotliwości (PLL  Phase Locked Loop ),
" dzielnik częstotliwości taktującej rdzeń (SYSAHBCLKDIV),
 przyporządkowanie wektorów (adresów) wyjątków / przerwań
(exception / interrupts vectors) od adresu 0x0000 0000 (Flash) " taktowanie wybranych układów peryferyjnych,
lub 0x1000 0000 (RAM)
" Watchdog itd.
 inicjalizacja wartości początkowej stosu, wskaz
nika stosu (MSP, Main Stack
 określenie zasad dostępu do pamięci wymaganej przez kompilator
Pointer) dla trybów pracy (Thread Mode [MSP/PSP] / Handler Mode [MSP])
języka C (Heap - sterta)
 określenie zasad dostępu do pamięci (memory system):
" akcelerator dostępu do pamięci (MAM  Memory Accelerator Module),
 rozpoczęcie wykonywania programu w języku C (entering C
" zarządzanie pamięcią (MMU  Memory Management Unit ),
code)
" zewnętrzny kontroler pamięci (EMC  External Memory Controller)
1
http://pl.wikipedia.org/wiki/Pamięć_tylko_do_odczytu
http://computer.howstuffworks.com/rom3.htm
Pamięć ROM (Read-Only Memory)
Pamięć PROM
tylko odczyt, brak wpływu napięcia zasilania na zawartość pamięci
programowalne pamięci tylko do odczytu
ROM - programowane przez producenta pamięci w czasie produkcji (MROM -
(PROM, Programmable Read-Only
Mask programmable ROM)
Memory) były stosowane na etapie
PROM (Programmable ROM) - pamięć 1-krotnego zapisu (programowania); testów oprogramowania lub produkcji
programowane przez przepalenie połączeń struktury wewnętrznej małoseryjnej
EPROM (Electrically Programmable ROM) - pamięć, programowalna chipy PROM (rys. 2) posiadają siatkę kolumn i wierszy (jak typowa pamięć);
elektrycznie, kasowana innymi metodami np. przez naświetlanie światłem różnica polega na tym, że każde skrzyżowanie kolumny i wiersza ma tzw.
ultrafioletowym o wysokiej energii bezpiecznik (fuse)
OTP EPROM (One -Time Programmable EPROM) - pamięć EPROM
HIGH - wartość początkowa wszystkich komórek (nienaruszone bezpieczniki)
1-krotnie programowalna (brak szklanego okienka)
EEPROM (Erasable Electrically Programmable ROM) - pamięć wielokrotnego uzyskanie stanu LOW wymaga energii (prądu) powodującej przerwanie
zapisu, kasowalna i programowalna elektrycznie połączenia pomiędzy kolumną i wierszem (przepalenie bezpiecznika)
Flash EEPROM  zapis / kasowanie wielu (bloków) komórek pamięci
proces określany jako pieczenie PROM (PROM burning)
podczas jednej operacji programowania
FRAM (Ferroelectric RAM)  ferroelektryczna pamięć RAM pamięć PROMs można programować tylko 1-krotnie
EPROM
EPROM / OTP EPROM
Erasure Operation
erasure begins when the cells are exposed to light with wavelengths shorter
EPROM (Electrically Programmable Read Only Memory) is a nonvolatile than approximately 4000 Å; it should be noted that sunlight and some type of
memory which offers the ability to both program and erase the contents fluorescent lamps have wavelengths in the 3000-4000 Å range
of the memory multiple times.
research shows that constant exposure to room level fluorescent lighting
An EPROM must be programmed using a 12.5 volt (or higher) PROM
could erase a typical M27C64A in about 3 years, while it would take
programmer, and then transferred into the system in which it is intended
approximately 1 week to cause erasure when exposed to direct sunlight
to function.
EPROMs can be erased by shining ultraviolet light into the window in
recommended erasure procedure for the M27C64A is exposure to short
the top of the IC package. The process of writing data into an EPROM
wave ultraviolet light which has a wavelength of 2537 Å
and then erasing it may be repeated almost indefinitely. EPROMs are
usually used for product development, and later replaced with less
integrated dose (i.e. UV intensity x exposure time) for erasure should be a
expensive one time programmable EPROMs.
minimum of 15 W-sec/cm2; erasure time with this dosage is approximately
OTP EPROM: One Time Programmable EPROM. An EPROM which
15 to 20 minutes using an ultraviolet lamp with 12000 µW/cm2 power rating -
can only be written with code/data once instead of multiple times.
M27C64A should be placed within 2.5 cm (1 inch) of the lamp tubes during
Generally, OTP EPROMs are less expensive then erasable EPROMs.
the erasure
http://electronics.howstuffworks.com/flash-memory.htm
EEPROM
EEPROM vs Flash Memory (Electronically Erasable Programmable Read Only Memory)
Word Line
pamięć EPROM posiada
siatkÄ™ kolumn i wierszy;
Control
Gate
każda z komórek ma dwa
ThinThin Oxide
Oxide
Floating
Layer
tranzystory Layer
Gate
EEPROM (Erasable Electrically Programmable ROM):
tranzystory sÄ… oddzielone
" kasowanie całej pamięci
Drain
Source
od siebie za pomocÄ…
Current flow
" programowanie lub zapis pojedynczego bajtu lub strony (bloku)
cienkiej warstwy tlenku
Negatively charged
electrons
(oxide layer)
tranzystory określane są jako z pływającą bramką (Floating Gate) i
Flash traktowana jako szybka pamięć EEPROM:
sterujÄ…cÄ… bramkÄ… (Control Gate)
" programowanie i kasowanie tylko bloków danych
przy braku zmian komórka jest w stanie HIGH
stan LOW wymaga procesu tunelowania Fowler-Nordheim (i kasowania)
2
Bit Line
Jim Cooke: ESC-225 NAND 101. An Introduction to NAND
http://computer.howstuffworks.com/rom.htm
Flash and How to Design it into Your Next Product.
http://electronics.howstuffworks.com/flash-memory.htm
Micron Technology, Inc. April 4 2006, fig. 4
EEPROM
Pamięci Flash: NAND / NOR
Tunneling
© HOW STUFF WORKS
©
©
Word Line ©
NAND NOR
Zalety: Zalety:
Control
Gate
 szybki zapis (fast writes)  szybki losowy odczyt
Thin Oxide
Floating
Layer
wzbudzone elektrony sÄ… (random access)
 szybkie kasowanie
Gate
przesuwane (popychane) i
(fast erases)  możliwość zapisu bajtowego
uwięzione po drugiej
(Byte writes possible)
Drain Source Wady:
stronie cienkiej warstwy
Current flow
Wady:
 wolny losowy dostęp
tlenku  tworzy siÄ™ ujemny Negatively charged
electrons
(slow random access)  wolny zapis (slow writes)
Å‚adunek
 trudny zapis bajtów  wolne kasowanie (slow
stan HIGH komórki zakłada, że liczba elektronów jest poniżej progu 50%
(byte writes difficult) erase)
Zastosowanie: Zastosowanie:
stan LOW komórki zakłada, że liczba elektronów jest powyżej progu 50%
 dyski  odpowiednik EPROM
pusta pamięć EEPROM ma wszystkie bramki w pełni otwarte, dając każdej  rejestratory audio-video  pamięci mikrokontrolerów
komórce wartość HIGH
 sekwencyjny zapis danych
www.RAMTRON.com
Programming Erasing Read
unit: µs/Byte unit: µs/Byte unit: µs/Byte
µ µ µ
µ µ µ
µ µ µ
NOR
Pamięć FRAM
15,2
69
vs
6,0
kryształ ferroelektryczny posiada wewnątrz ruchomy atom, który może
NAND
poruszać się w kierunku przyłożonego (w poprzek powierzchni kryształu) pola
45
44
elektrycznego
odwrócenie pola elektrycznego powoduje ruch atomu w przeciwnym kierunku
0,4 pozycje atomów w górnej i dolnej części kryształu są trwałe;
0,12
usunięcie pola Pb (ołów)
NAND NAND
NAND NOR NAND NOR NOR
elektrycznego pozostawia ZrTi (tytanian cyrkonu)
x8 x16
atom w stabilnym położeniu,
NAND (Dane) NOR (Kod)
także przy braku zasilania
Pojemność 1 Gbit x chip 128 Mbit per chip
idealna pamięć cyfrowa:
Napięcie zasilania 2,7  3,6 V 2,3  3,6 V
 dwa stabilne stany danych
O
Czas dostępu 50 ns (serial access cycle) 70 ns (30pF; 2,3V)
 krótki czas i niewielka
25 µs (random access) 65 ns (30pF, 2,7V)
µ
µ
µ
energia do zmiany stanu
Szybkość program.(typ) 200 µs / 512 Byte 8 µs / Byte
µ µ
µ µ
µ µ
 bardzo stabilna struktura
Szybkość kasow. (typ) 2 ms / Block (16 KB) 4,1 ms / 512 Byte w różnych warunkach
środowiskowych
Prog + Kasow. (typ) 33,6 ms / 64 KB 700 ms / Block
Parametry pamięci
Nazwy sygnałów pamięci
rozmiar pamięci (Memory Size) / pojemność pamięci (Storage Capacity) 
wielkość pamięci mierzona w bajtach, słowach lub innych znormalizowanych
VCC  napięcie zasilania (Supply Voltage)
jednostkach danych (IEEE Std. 610.10-1994)
VSS  potencjał odniesienia, masa (Ground)
napięcie zasilania VCC (Supply Voltage) (min-typ-max) zgodnie z normą IC.
VPP  napięcie programowania (Program Supply)
IEC61360-AAE690
organizacja pamięci (Memory Organization) traktowana jako umowny zapis A0 .. AXX (Addr)  wejścia adresowe (Address Inputs)
struktury pamięci, np. 512 x 8, 1024 x 16
D0 .. DXX or Q0 .. QXX (Data)  wejścia/wyjścia danych (Data Inputs / Outputs)
czas dostępu tACC (Access Time)  czas pomiędzy momentem podania adresu, a
RD (or RD# or RD\)  sygnał aktywacji odczytu danych (Data Read)
uzyskaniem stabilnych danych
WR (or WR# or WR\)  sygnał aktywacji zapisu danych (Data Write)
aktywowanie układu (Chip Enable)
aktywowanie buforów wyjściowych (Output Enable) przy odczycie CS (or CS# or CS\), E (or E# or E\)  aktywacja układu (Chip Select / Enable)
napięcie programowania VPP (Programming Voltage) / prąd programowania IPP OE (or OE# or OE\), G (or G# or G\)  aktywacja wyść (Output Enable)
(Programming Current)
P (or P# or P\)  sygnał aktywacji programowania (Program)
napięcie zasilania pamięci w trybie uśpienia (Standby Supply Voltage) (tryb
NC  brak wewnętrznego połączenia (Not Connected Internally)
redukcji mocy)
zakres temperatur pracy (Operating Temperature) pamięci (min-typ-max) DU  nie stosować (Don t Use)
3
Bit Line
AC Read Characteristics AT29LV512-12
MODE CE OE WE Ai I/O
Symbol Parameter Units
Standby/Write Inhibit H X X X High Z
tACC Address to Output Delay .. 120 ns
Wybór Odczyt tCE CE to Output Delay .. 120 ns
Output disable X H X High Z
tOE OE to Output Delay 0 .. 50 ns
Read L L H Ai DOUT
pamięci z pamięci
tDF CE or OE to Output Float 0 .. 30 ns
Write/Program L H L Ai DIN
tOH Output Hold from OE, CE 0 .. ns
or Address, whichever occurred first
Single CS# Single CS#
AT29LV512 . AT29LV512 .
512K (64Kx8) 3-volt Only Flash Memory. Dekoder 512K (64Kx8) 3-volt Only Flash Memory. Address
Atmel, 0177O FLASH 9/08 Atmel, 0177O FLASH 9/08
adresów Addr Decoder Addr
Data Data
Pamięć Pamięć
ROM ROM
Addr Address Bus Addr Address Bus
OE Address Valid OE
Microprocessor Microprocessor
CS CS
Microcontroller Microcontroller
Data Data Bus Data Data Bus
Addr (A15..0) Addr (A15..0)
Data (IO7..0) Data (IO7..0)
RD RD
Access Time
WE tACC WR WE
WR Pamięć Pamięć
OE RAM OE RAM
Output
ISB1 VCC Standby Current < 50 µA
Valid
CS CS
ICC VCC Active Current < 15 mA
AT25128/AT25256.
www.RAMTRON.com
SPI Serial Automotive EEPROMs
128K (16,384 x 8) / 256K (32,768 x 8)
Atmel Corporation 2002, Rev. 3262A SEEPR 02/02
Advantages of the FRAM Memory
EEPROM
Serial Peripheral Interface (SPI) Compatible
Ramtron FM24C16 10µ 150µÄ™ 1E+10 72µ 47ms
µA 150µÄ™ µs
µ 150µÄ™ µ
µ 150µÄ™ µ
Medium-voltage and Standard-voltage Operation
 5.0 (VCC = 4.5V to 5.5V)
 2.7 (VCC = 2.7V to 5.5V)
3 MHz Clock Rate
64-byte Page Mode and Byte Write Operation
*At 25 MHz, F-RAM writes
Standby ICC
488 times faster than
Block Write Protection  Protect 1/4, 1/2, or Entire Array
comparable EEPROM device.
Write Protect (WP) Pin and Write Disable Instructions for both
Hardware and Software Data Protection
Self-timed Write Cycle (5 ms Typical) Active ICC
High-reliability
 Endurance: 100,000 Write Cycles
 Data Retention: > 200 Years
FRAM  New Generation of Non-Volatile Memory. UM10398. LPC111x/LPC11Cxx User manual.
Texas Instruments, 2009, SZZT014A NXP, Rev. 12.3  10 June 2014, p. 55
LPC1114
Flash Memory Access
FRAM
Depending on the system clock frequency, access to the flash memory can be
configured with various access times by writing to the FLASHCFG register
(address 0x4003 C010)
Table 48. Flash configuration register (FLASHCFG) bit description
Bit Value Description Reset value
1:0 Flash memory access time. Value +1 is equal to 10
the number of system clocks used for flash access.
00 1 system clock flash access time
(for system clock frequencies of up to 20 MHz).
01 2 system clocks flash access time
(for system clock frequencies of up to 40 MHz).
10 3 system clocks flash access time
(for system clock frequencies of up to 50 MHz).
11 Reserved.
31:2 Reserved.
User software must not change the value of these bits.
Bits 31:2 must be written back exactly as read.
4
http://en.wikipedia.org/wiki/Static_random-access_memory http://en.wikipedia.org/wiki/Static_random-access_memory
Pamięć RAM Pamięć RAM
(Random Access Memory) [1#3] (Random Access Memory) [2#3]
bity (informacje) zapisywane w przerzutnikach typu D-Latch każdy,
najczęściej złożony z 6 (6T) lub 4 (4T) tranzystorów
utrata zawartości przy zaniku napięcia zasilania
Random Access = dostęp swobodny, dowolny, losowy,
R R
przypadkowy (zapis / odczyt)
dowolne dane dostępne bezpośrednio w przeciwieństwie do danych
zapisanych na taśmie magnetycznej
bity (informacje) zapisywane w przerzutnikach typu D-Latch każdy,
najczęściej złożony z 6 (6T) lub 4 (4T) tranzystorów
A six-transistor CMOS SRAM cell Pamięć 4-tranzystorowa:
zaleta  większa gęstość upakowania
pamięć(6T) 1 GBit: (M1 .. M4  D-Latch
wada  większa złożoność (duże
M5, M6  access transistors)
1 " 1024 "1024 "1024 " 6 = 6 442 450.944 tranzystory
wartości i małe rozmiary
Understanding Static RAM Operation.
rezystorów R)
IBM, App Note, 03/97
http://pl.wikipedia.org/wiki/RAM http://pl.wikipedia.org/wiki/NVRAM
Pamięć RAM
Pamięć nieulotna NVRAM
(Random Access Memory) [3#3] (Non-Volatile Random Access Memory)
Pamięć nieulotna NVRAM pamięć o dostępie swobodnym, zachowanie
SRAM (Static RAM):
zawartości w momencie zaniku napięcia zasilania
" przerzutnik bistabilny jako element pamięciowy
" pamięć z podtrzymaniem bateryjnym
" brak cykli odświeżania
" większa (~4 razy) powierzchnia od pamięci DRAM o tej samej " NRAM - technologia nanorurek węglowych
pojemności
" MRAM (Magnetic Random Access Memory)  magnetyczny efekt
" szybsza w stosunku do pamięci dynamicznej
tunelowy
" OUM (Ovonic Unified Memory) - zmiany stanu stopów pierwiastków
DRAM (Dynamic RAM): rudotwórczych, zmiana stanu z krystalicznego na amorficzny za
pomocÄ… podgrzewania impulsami elektrycznymi (laser); stop
" pamięci ferrytowe używane w latach 50. i 60. XX wieku
tellurku antymonu i tellurku galu (analogia do płyt CD, DVD);
" kondensator jako element pamięciowy
faza experymentalna (np. Intel)
" odświeżanie (refresh) ładunku kondensatora (upływność)
" FRAM lub FeRAM (Ferro electric Random Access Memory) 
" małe rozmiary
właściwości ferromagnetyczne
Pamięć statyczna SRAM
DRAM Architecture
Pamięć dynamiczna DRAM
SRAM Cell  bit to stan DRAM Cell  bit to Å‚adunek DRAM Cell
przerzutnika typu D kondensatora C Column Decoder
switching
element
Data In/Out
switching
Sense Amps
Select = 1 Buffers
element
Word Line
.. Bit Lines ..
Word Line
P1 P2
Storage
Bit element
Off On Sense
Line (capacitor)
Amplifier
On Bit
Memory
On Storage
C
Line
On Off Array
element
(capacitor)
N1 N2
RAS  Row Access Select
C = 0,020  0,040 pF CAS  Column Access Select
bit = 1 bit = 0
R/W  Read / Write
konieczność odświeżania ładunku
OE  Output Enable
Data Addr RAS CAS R/W OE CS
tańsza w produkcji
CS  Chip Select
5
Row Decoder
.. Word Lines ..
Understanding DRAM Operation. Applications Note.
http://computer.howstuffworks.com/ram.htm
IBM, December 1996
Refresh
DRAM
Sterowanie pamięcią dynamiczną
Refresh
DRAM
kondensator z elektronami można
złożone zasady sterowania pamięcią dynamiczną:
potraktować jak wiadro z wodą
adresowanie wybranych wierszy (rows) i kolumn (columns):
stan HIGH komórki pamięci to
RAS (Row Address Select)
napełnione wiadro
CAS (Column Address Select)
stan LOW komórki pamięci to puste
wewnętrzne liczniki odświeżania (Refresh Counters) lub rejestry
wiadro
śledzące sekwencję odświeżania lub inicjujące cykl odświeżania
upływność/rozładowanie kondensatora (dziura w wiadrze) w czasie kilku
milisekund powoduje zanik Å‚adunku (stan LOW)
wzmacniacze sygnału (Sense Amplifier) przy detekcji stanu (odczyt) lub
zmianie stanu komórki pamięci (zapis/odświeżanie)
procesor lub kontroler pamięci ma doładować wszystkie kondensatory
posiadające stan HIGH przed ich rozładowaniem; kontroler pamięci
WE (Write Enable) odblokowanie procedury zapisu komórki pamięci
odczytuje stany komórek pamięć, doładowuje i ponownie zapisuje
OE (Output Enable) uaktywnienie stanów pamięci (linia danych)
odświeżanie (refresh) odbywa się automatycznie, tysiące razy na sekundę
Robert Hoffmann: Engineer To Engineer. Note EE-126.
K6R1008V1D. 1Mbit Asynchronous Fast SRAM
European DSP Applications. Analog Devices, Rev1 (20-March-02)
High-Speed CMOS Static RAM. Samsung Electronics June 2003
TN-04-30. VARIOUS METHODS OF DRAM REFRESH
Micron Technology, Rev. 2/1999 SRAM - READ K6R1008V1D-08 [1#2]
DRAM
AN987. DRAM Refresh Modes.
Refresh Motorola Semiconductors. REV 1. February 1994
tAA
MT4LC4M4E8, MT4LC4M4E9. 4 MEG x 4 EDO DRAM.
Micron Technology Rev. 6/1998
K4S64xx32N Synchronous DRAM. 2M x 8Bit x 4Banks / 1M x 16Bit x 4Banks
SDRAM. Samsung Electronics, Rev. 1.12 August 2008
każda komórka pamięci składa się z tranzystorów i małego kondensatora o
pojemności około 20-40 fF (femtofarad, 0.020-0.040 pF)  naładowany
kondensator to stan HIGH, rozładowany kondensator to stan LOW
DRAM musi być odświeżana (refresh) w określonym czasie tREF:
Read Cycle Time tRC 8 nsMIN
Micron Technology:
Address Access Time tAA 8 nsMAX
okres odświeżania (refresh period) tREF = 32 / 64 ms (2,048 / 4,096
Chip Select to Output tCO 8 nsMAX
cycles)
Output Enable to Valid Output tOE 4 nsMAX
Samsung Electronics (Auto refresh):
okres odświeżania (refresh period) tREF = 64 ms (4K cycles) Output Hold from Address Change tOH 3 nsMIN
Chip Selection to Power Up Time tPU 0 nsMIN
3 różne metody odświeżania (refresh modes) :
Chip Selection to Power DownTime tPD 8 nsMAX
RAS only Refresh, Hidden Refresh, CAS before RAS Refresh
K6R1008V1D. 1Mbit Asynchronous Fast SRAM
High-Speed CMOS Static RAM. Samsung Electronics June 2003
SRAM - Write K6R1008V1D-08 [2#2]
MT48LC4M32B2
Allowable Operating Frequency (MHz)
tAW
Speed CL = 1 CL = 2 CL = 3
-6 d" 50 d" 100 d" 166
CL = 1
-7 d" 50 d" 100 d" 143
Speed Clock Access Setup Hold
Grade Frequency Time Time Time
-6 166 MHz 5.5 ns 1.5 ns 1 ns
CL = 3
-7 143 MHz 5.5 ns 2 ns 1 ns
Access timeMAX from CLK (pos. edge)
CL = 2 Symbol -6 -7 Units
(OE= Clock)
CL = 3 tAC (3) 5.5 5.5 ns
CL = 2 tAC (2) 7.5 8 ns
Write Cycle Time tWC 8 nsMIN CL = 1 tAC (1) 17 17 ns
(OE=Low Fixed)
Chip Select to End of Write tCW 6 nsMIN
(CS = Controlled)
CL  delay (in clock cycles) between
Address Set-up Time tAS 0 nsMIN
the registration of a READ
Address Valid to End of Write tAW 6 nsMIN
command and the availability of
Write Pulse Width(OE High) tWP 6 nsMIN
the first piece of output data.
CL = 3 CL = 1 or 2 or 3 clocks
End of Write to Output Low-Z tOW 3 nsMIN
6
How to use DDR SDRAM. User s Manual. How to use DDR SDRAM. User s Manual.
Elpida Memory, E0234E30 (Ver.3.0) 2002, p.13 Elpida Memory, E0234E30 (Ver.3.0) 2002, p.17
Różnice między
Różnice między
SDR SDRAM i DDR SDRAM  taktowanie [2#2]
SDR SDRAM i DDR SDRAM  taktowanie [1#2]
SDRAM: dane synchronizowane z narastającym zboczem sygnału taktującego
stan HIGH i Low sygnału taktującego może się różnić (dwspółczynnik wypełnienia
może być różny od 50%)
Figure 1-5. SDR
SDRAM
SDR SDRAM
Read Cycle
pojedynczy sygnał taktujący
Timing
/CK
CK CK
CL: /CAS latency
BL: Burst length
DDR SDRAM
różnicowy sygnał taktujący
Figure 1-4. DDR
SDRAM
dane synchronizowane z narastajÄ…cym i opadajÄ…cym zboczem syg. taktujÄ…cego
Read Cycle
Timing
różnicowy sygnał taktujący ogranicza wpływ szumów i zakłóceń przy wyższych
częstotliwościach
Note EE-126 Contributed by Robert Hoffmann. Note EE-126 Contributed by Robert Hoffmann.
European DSP Applications. Analog Devices, Rev1 (20-March-02) European DSP Applications. Analog Devices, Rev1 (20-March-02)
1. wybór wiersza: 2. wybór kolumn: 3. Doładowanie (Precharge):
 aktywowanie  wybór komórki  zapis wartości do komórki
DRAM - timing Co oznacza 4-3-3 SDRAM
wzmacniaczy odczytu  WR: zapis  deaktywacja wierszy i
 RD: odczyt kolumn
tRC
tCLK = 7,5 ns (133 MHz Bus)
tRP = 20 ns
tRAS tRP
4  3  3
tRAS
CL = tCAC / tCLK = 3,33 4



~RAS
~RAS
CL is CAS Latency
tRP / tCLK = 2,67 3



~CAS
~CAS
tRCD
tRCD = 20 ns
tCAS tCAS
tRCD / tCLK = 2,67 3



~WE tWCS tWCH tCAC
~WE
tCAC = 25 ns
~OE
~OE
Address Row Col Row Col
Address Row Col Row Col
tRAC
tARS tARH tACS tACH
Idle state
Idle state
Data
D Q
Data
D
Q
Note EE-126 Contributed by Robert Hoffmann.
European DSP Applications. Analog Devices, Rev1 (20-March-02)
Problemy i pytania
1. Na czym polega inicjalizacja mikrokontrolera po sprzętowym zerowaniu ?
Co oznacza 2-3-3-6-1T DRAM
2. Jakie cechy charakteryzują pamięć ROM ?
3. Jakie cechy charakteryzują pamięć RAM ?
tCLK = 7,5 ns (133 MHz Bus)
4. Jakie parametry opisują pamięci ROM/RAM ?
tRAS = 40 ns tRP = 20 ns
2  3  3  6
5. Co oznaczają pojęcia: CS#, OE#, RD#, WR# ?
CL = tCAC / tCLK = 2 2



~RAS
CL is CAS Latency 6. Na czym polega powielanie obszarów pamięci ?
7. Czym się różni pamięć EEPROM od pamięci Flash ?
tRP / tCLK = 2,67 3



~CAS
tRCD = 20 ns
8. Jakie są zastosowania pamięci NAND Flash, a jakie NOR Flash ?
tCAS
tRCD / tCLK = 2,67 3



9. Wyjaśnić skrót SSD i przeznaczenie tych układów.
~WE tRAS / tCLK = 5,33 6



tCAC = 15 ns
10. Jakie jest przeznaczenie pamięci FRAM ?
Bank cycle time
11. Jaka są różnice między pamięciami SRAM i DRAM ?
~OE
12. Co tworzy komórkę pamięci statycznej, a co dynamicznej ?
Address Row Col Row Col
13. Co definiuje parametr tACC / tAA ?
tRAC 14. Na czym polega odświeżanie (refresh) pamięci DRAM ?
15. Jaki jest cel wprowadzenia parametru CL w pamięciach DRAM ?
Idle state
Data
D
Q
16. Czemu służą sygnały RAS/CAS w pamięciach dynamicznych ?
7