P O D Z E S P O A
Y
Pamięci wieloportowe i FIFO firmy IDT
Nieograniczony dostÍp do infor- cierpliwiony uÅ‚ytkownik pyta: cze-
macji wiÄ…Å‚e siÍ z przesyÅ‚aniem gi- mu to trwa tak dÅ‚ugo?
GwaÅ‚towny rozwÛj sieci
gantycznych iloÅ›ci danych, czÍsto W komputerze za przepÅ‚yw da-
i technologii komputerowych
z bardzo odlegÅ‚ych geograficznie nych miÍdzyrÛÅ‚nymiczÍÅ›ciami ma-
nasuwa pytanie w rodzaju: ìco
miejsc. Ruchem informacji kierujÄ… gistral odpowiedzialne sÄ… mostki
byÅ‚o najpierw: kura czy jajko?î.
trzyzasady: wiÍcej,szybcieji taniej. wykonywane w postaci statycznych
Czy popyt na usługi
OdpowiedziÄ… na zwiÍkszajÄ…ce siÍ pamiÍci RAM. WspÛÅ‚czeÅ›ni kon-
teleinformatyczne wymusza rozwÛj
potrzeby jest coraz mocniejszy struktorzy starajÄ… siÍ nie tylko
sprzÍtu, czy teÅ‚ postÍp
sprzÍt. Odpowiedzialneza utrzyma- zwiÍkszyĘ szybkośĘ tych ukÅ‚adÛw
technologii umołliwiający
nie prawidÅ‚owego ruchu w caÅ‚ym przez podwyÅ‚szanie czÍstotliwoÅ›ci
wytwarzanie coraz doskonalszych
informatycznym interesie routery, impulsÛw sterujÄ…cych ich dziaÅ‚a-
podzespoÅ‚Ûw jest zachÍtÄ… dla
huby, przełączniki i stacje telefonii niem. W układy wbudowywane są
rozwijania nowym mołliwości
komÛrkowej sÄ… coraz szybsze i wy- sprzÍtowe mechanizmy unikania
i form dostÍpu do informacji?
dajniejsze, co z kolei sprzyja upo- konfliktÛwzmniejszajÄ…ceilośĘcykli
wszechnianiusiÍcoraz bardziej wy- potrzebnych na oczekiwanie i prze-
rafinowanych technik jak wideo sÅ‚anie danych. IdeaÅ‚em staje siÍ
konferencje, globalne i automatycz- przesłanie porcji danych w czasie
ne wyszukiwanie informacji itd. jednego cyklu zegarowego. Dokonu-
TakÅ‚e komputery uÅ‚ytkownikÛw je siÍ to przez konstruowanie zin-
koÒcowych ìpuchnÄ…ceî od multi- tegrowanych pamiÍci FIFO (ang.
First Input First Output) i pamiÍci
wieloportowych. Za przykład mogą
posłułyĘ nowe konstrukcje firmy
IDT(Integrated Device Technology).
Co w FIFO piszczy?
SposÛb wykorzystania pamiÍci FI-
FO, pokazano na rys. 1 na przykła-
dzie czÍsto spotykanej sytuacji.
W systemie procesor ma za zadanie
obsłułyĘ dwie karty działające jed-
noczeÅ›nie. W tym przypadku kartÍ
wizji i muzycznÄ…. Obie karty nie
działają synchronicznie a zapotrze-
bowanie na dane ktÛre powinny
otrzymaĘ za pośrednictwem proce-
sora jest zmienne w czasie i trudne
do przewidzenia. Jednocześnie pro-
cesor musi wykonywaĘ inne obli-
czeniai nie powinien blokowaĘ ma-
Rys. 1.
gistrali danych oczekując ał obsłu-
mediÛw muszÄ… byĘcorazsprawniej- giwanakarta potwierdziodbiÛr prze-
sze. Nie wystarczy juÅ‚ zwiÍkszanie syÅ‚anych danych. Dla rozwiÄ…zania
mocy obliczeniowej procesorÛw tego trudnego zadania zastosowano
i czÍstotliwoÅ›ci zegarÛw taktujÄ…- bufor w postaci podwÛjnej pamiÍci
cych. WÄ…skim gardÅ‚em stajÄ… siÍ we- FIFO. DziaÅ‚anie tej pamiÍci moÅ‚na
wnÍtrzne magistrale rozprowadzajÄ…- porÛwnaĘ do dwÛch szuflad z ktÛ-
ce dane miÍdzy rÛÅ‚nymi blokami rych w okreÅ›lony sposÛb korzystajÄ…
komputera: procesorem, specjalizo- trzej uczestnicy wymiany danych.
wanymi kartami, pamiÍciami maso- Ze swojej strony procesor zapisuje
wymi. dane przeznaczone dla obydwu kart
PojawiajÄ…ce siÍ konflikty wynika- we wÅ‚aÅ›ciwym rejestrze FIFO. Do
jÄ…ce z rÛwnoczesnej chÍci dostÍpu pamiÍci A jedna po drugiej wpisy-
dotychsamychzasobÛw np. pamiÍ- wane sÄ… po kolei dane dla karty
ci przez rÛÅ‚ne ukÅ‚ady wymuszajÄ… wizyjnej natomiast pamiÍĘ B prze-
przeprowadzanie procedurarbitrału chowuje dane przeznaczone dlakar-
i bezczynnego oczekiwania na swo- ty muzycznej. Zapis pamiÍci trwa
jÄ… kolejnośĘ. Te minimalne opÛünie- do momentu,aÅ‚obarejestryzostanÄ…
nia po zsumowaniu znacząco spo- całkowicie zapełnione. W tym sa-
walniają działaniekomputeraa znie- mymczasie obie kartyzupełnie nie-
Elektronika Praktyczna 10/98
19
Elektronika Praktyczna 10/98
P O D Z E S P O A
Y
zalełnie od siebie i od procesora cze-
pobierajÄ… z odpowiednich pamiÍci n i e
FIFO przeznaczone dla siebie dane z e
w kolejności w jakiejzostałytamza- sobą
pisane.JeÅ‚eli procesor przekazujÄ…cy wiÍk-
dane jest odpowiednio szybki i co szej
pewien czas bÍdzie uzupeÅ‚niaÅ‚ za- w trybie trzystanowym. ZarÛwno, liczby pamiÍci FIFO. Rys. 3 przed-
wartośĘ buforÛw FIFO zanim zosta- gdy ukÅ‚ad pozostaje nieaktywny jak stawia przebieg sygnaÅ‚Ûw podczas
nÄ… w caÅ‚oÅ›ci odczytane przez obie i podczas zapisu wyjÅ›cia Q0-8 po- zapisu i odczytu danych z pamiÍci.
karty, to wspÛÅ‚praca bÍdzie ukÅ‚adaĘ zostajÄ… w trybie wysokiej impedan- FirmaIDTstworzyÅ‚a wielkÄ…rodzi-
siÍ bezkolizyjnie i nie bÍdÄ… wyma- cji nie obciÄ…Å‚ajÄ…c magistrali do ktÛ- nÍszybkich pamiÍci FIFO. Czascyk-
gane puste cykle oczekiwania. A co rejsÄ… podÅ‚Ä…czone. WyjÅ›ciasÄ…aktyw- lu odczyt/zapis niektÛrych typÛw
zatymidzieszybkośĘ dziaÅ‚aniasys- nejedynie podczas odczytu danych. wynositylko 10ns(czas dostÍpu np.
temu bÍdzie duÅ‚a. Aktualny stan zapeÅ‚nienia pamiÍci podczas wielokrotnego zapisu lub
Wykorzystana w przykładzie pa- mołe byĘ kontrolowany poprzez odczytu wynosi tylko 8ns). Organi-
miÍĘ to podwÛjny 9-bitowy ukÅ‚ad specjalne linie informacyjne, ktÛ- zacja pamiÍci zaleÅ‚nie od typu wa-
FIFO o czasie dostÍpu 15ns. ZaleÅ‚- rych stan procesor moÅ‚e odczyty- ha siÍ od 8 bitÛw do 36 bitÛw. Po-
nie od typu pojemnośĘ bufora dla waĘ na biełąco. Jełeli linia FF zna- dobnie jest z pojemnością matrycy
pamiÍci z tej grupy ukÅ‚adÛw moÅ‚e jdzie siÍ w stanie niskim, bÍdzie to pamiÍci RAM ktÛrej rozmiar moÅ‚e
byĘ rÛÅ‚na i wynosiĘ od kilkudzie- informacjÄ… dla procesora, Å‚e FIFO dochodziĘ do 131 tysiÍcy komÛrek.
siÍciu bajtÛw do kilku kilobajtÛw. jest juÅ‚ caÅ‚kowicie zapisane. Dla UkÅ‚ady FIFO moÅ‚na ze sobÄ… Å‚Ä…czyĘ
BudowÍ wewnÍtrznÄ… pamiÍci FIFO unikniÍcia niebezpieczeÒstwa nad- zwiÍkszajÄ…c w ten sposÛb dÅ‚ugośĘ
pokazuje rys. 2, a za przykład po- pisania nowych danych na dane słowa danychlub wynikową pojem-
sÅ‚uÅ‚y pojedyncza 9-bitowa pamiÍĘ jeszcze nie odczytanezapisjest blo- nośĘ pamiÍci RAM. DostÍpne sÄ… ty-
asynchroniczna z rodziny IDT720x. kowany. W czasie aktywnoÅ›ci flagi py pamiÍci pracujÄ…ce przy napiÍciu
PodstawowÄ…czÍÅ›ciÄ… ukÅ‚adujest mat- FFÅ‚adnainformacja niezostanie do zasilania 3,3V. PamiÍci te charakte-
ryca komÛrek statycznej pamiÍci FIFO zapisana, a rejestr WRITE ryzuje pobÛr mocy niÅ‚szy o 60%
RAM o rozmiarach zaleÅ‚nych od ty- POINTER niezmieniswejzawartoÅ›- w porÛwnaniu z ich odpowiednika-
pu ukÅ‚adu. Do matrycy majÄ… jedno- ci. Kolejna informacja bÍdzie mogÅ‚a mi zasilanymi napiÍciem +5V. Ist-
czesny dostÍp obwody zapisu i od- byĘ wpisana dopiero po odczycie niejÄ…takÅ‚e ukÅ‚adyo mieszanymspo-
czytu danych. PoniewaÅ‚zarÛwnoza- danych przez odbiornik i zwolnie- sobie zapisu i odczytu danych. Bajt
pis jak i odczyt danych nastÍpuje niu miejsca. Stan niski linii EE in- danych moÅ‚e byĘ zapisywane do
w takiej samej kolejnoÅ›ci chociaÅ‚ formujez koleiodbiornik,Å‚e wszys- pamiÍci FIFO bit po bicie, czyli
w dowolnym czasie układ posiada tkie dane z FIFO zostały odczytane w formacie szeregowym, a odczyty-
dwa niezaleÅ‚ne rejestry przechowu- i naleÅ‚y czekaĘ na kolejnÄ… porcjÍ wany w formacierÛwnolegÅ‚ym,czy-
jÄ…ce aktualny adres komÛrki do za- danych. li bajtowym. Taka sytuacja moÅ‚e
pisui odczytu. Rejestryteto WRITE TakÅ‚e w tym przypadkuodczytzo- wystÄ…piĘ gdy FIFO ma wspÛÅ‚praco-
POINTERi READ POINTER. Pokał- staje zablokowany, wyjścia pozosta- waĘ z przetwornikiem typu sigma-
dym kolejnym zapisie lub odczycie jÄ… w stanie wysokiej impedancji delta, ktÛry dostarcza dane wÅ‚aÅ›nie
zawartośĘ odpowiedniego rejestru a licznikodczytu niezmieniaswojej w postaci szeregowej lub z łączem
jest powiÍkszana i wskazuje na ko- zawartoÅ›ci. Z kolei stan niski wy- sieciowym. UkÅ‚adyIDT72103/4 wy-
lejnÄ… komÛrkÍ w matrycy RAM. jÅ›cia HF informuje, Å‚e przynajmniej posaÅ‚ono natomiast w obydwa spo-
Przewidziano moÅ‚liwośĘ wspÛÅ‚pra- poÅ‚owa pamiÍci jest pusta. Badanie soby zarÛwno wprowadzania jak
cy wielu rÛwnolegÅ‚ych rejestrÛw stanutejlinii moÅ‚e daĘ procesorowi i wyprowadzania danych.
czemu sprzyja praca wyjśĘ danych informacjÍo tempieodczytu danych NiewÄ…tpliwÄ…zaletÄ… nowoczesnych
przezodbiornik. PozostaÅ‚ebloki peÅ‚- pamiÍci jest zintegrowanie w jednej
niÄ…funkcje pomocnicze. UkÅ‚ady RE- obudowiezarÛwno matrycy pamiÍci
SETUzerujÄ…zawartośĘlicznikÛwza- jaki ukÅ‚adÛwarbitraÅ‚uczy wyboru,
pisui odczytuoraz ustawiajÄ… w stan ktÛre musiaÅ‚y by byĘ montowane
wysokiejimpedancji wyjścia jako osobne układy scalone. Pozwa-
danych. UkÅ‚ady EXPAN- la to zarÛwno zwiÍkszyĘ szybkośĘ
SION LOGIC umoÅ‚liwiajÄ…Å‚Ä…- pracy jak i zaoszczÍdziĘ miejsce.
Rys. 2. Rys. 3.
Elektronika Praktyczna 10/98
20
P O D Z E S P O A
Y
sytuacja konfliktu, czyli zamiar jed-
noczesnego dostÍpu dwÛch urzÄ…-
dzeÒ do komÛrki o tym samym ad-
resie wymaga ustalenia kolejności
i oczekiwania. OkreÅ›la siÍ szacun-
kowo, Å‚e takie sytuacje stanowiÄ…
mniej nił 0,1% całkowitego czasu
pracy układu i mają niewielki
wpływ naszybkośĘ pracy. W dodat-
ku wbudowane w kostce pamiÍci
wieloportowej układy logiki poma-
gają w sprawnym obsłułeniu takich
zdarzeÒ. Na rys. 6 pokazano sche-
Rys. 4.
A w przypadku wielowarstwowych
pÅ‚ytek drukowanych oszczÍdnośĘ
kosztÛw jest znaczna.
Opisane pamiÍci FIFO doskonale
speÅ‚niajÄ… swojÄ… rolÍ w ukÅ‚adach
w ktÛrych strumieÒ danych trzeba
rozdzieliĘ dla kilku asynchronicz-
nych odbiornikÛw. W przypadku
gdyzachodzikoniecznośĘ dwustron-
nej wymiany informacji miÍdzy
dwoma działającymi asynchronicz-
nie ürÛdÅ‚ami, najwygodniej jest siÍ
posÅ‚uÅ‚yĘ wieloportowÄ… pamiÍciÄ…
RAM. PamiÍĘ o takiej konstrukcji
Rys. 5.
umoÅ‚liwia dwÛm niezaleÅ‚nym urzÄ…-
dzeniomszybki dostÍp dozawartoÅ›- nujÄ…arbitraÅ‚u w przypadku konflik- mat logiczny ukÅ‚adu arbitraÅ‚u.
ci matrycy RAM, a w rezultacie na tu. Schemat pojedynczejkomÛrki pa- GÅ‚ÛwnÄ… rolÍ grajÄ… w nim dwa kom-
prostÄ…i efektywnÄ… wymianÍ danych. miÍci do ktÛrej mogÄ… mieĘ dostÍp paratory adresÛw poÅ‚Ä…czone z linia-
Sytuacjataka ma miejsce np. w kom- dwazewnÍtrzne urzÄ…dzenia pokazu- miadresowymi portÛw. W przypad-
puterze podczas wspÛÅ‚pracy proce- je rys. 5. ku stwierdzenia identycznych adre-
soraz kontrolerem dyskuczy w sys- Przewaga pamiÍci wieloportowych sÛwi prÛby dostÍpu do matrycy pa-
temach z dwoma procesorami. Ten w porÛwnaniu z konwencjonalnymi miÍci (sygnaÅ‚y CE(L) i CE(R)) prze-
sam problem moÅ‚na oczywiÅ›cieroz- statycznymi pamiÍciami RAM wyni- rzutnik zostanie odpowiednio usta-
wiÄ…zaĘ w inny sposÛb lecz uÅ‚ycie ka gÅ‚Ûwnie z moÅ‚liwoÅ›ci operowa- wiony w zaleÅ‚noÅ›ci od tego ktÛre
pamiÍci wieloportowej znacznie go nia na zawartoÅ›ci pamiÍci jedno- urzÄ…dzenie zgÅ‚osiÅ‚o siÍ jako pierw-
uÅ‚atwia oraz przyÅ›piesza szybkośĘ czeÅ›nie przez dwa urzÄ…dzenia. sze. PoziomylogicznesygnaÅ‚Ûw BU-
transmisji. W tradycyjnych pamiÍciach jedno- SYi WRITEINHIBITinformujÄ…o ko-
portowych wiÄ…Å‚etosiÍzawszez ko- niecznoÅ›ci oczekiwania i uniemoÅ‚-
Jedna pamiÍĘ, wiele bram niecznoÅ›ciÄ… oczekiwania na zwol- liwiajÄ… dostÍp do matrycy komÛrek
PamiÍĘ wieloportowa umoÅ‚liwia nienie magistralico oczywiÅ›ciespo- RAM jednemu z urzÄ…dzeÒ.
dwÛm uÅ‚ytkownikom na jednoczes- walnia dziaÅ‚anie caÅ‚ego ukÅ‚adu. Wieloportowe pamiÍci RAM ze
ny, niezaleÅ‚ny zarÛwno odczyt jak W pamiÍci wieloportowej jedynie wzglÍdu na szybkośĘ dziaÅ‚ania
i zapis komÛrek pamiÍci. WyjÄ…tek
stanowi sytuacja gdy dwa układy
w tym samym czasie chcą uzyskaĘ
dostÍp do komÛrki o tym samym
adresie. W tym przypadku pamiÍĘ
peÅ‚nirolÍarbitra wyznaczajÄ…cegoko-
lejnośĘ dostÍpu.
Schemat blokowy pamiÍci dwu-
portowej pokazuje rys. 4. Wynika
z niego, łe dwa niezalełne urządze-
nia oznaczone literami ìLî i ìRî
majÄ… dostÍp do tej samej matrycy
statycznej pamiÍci RAM dziÍki
dwÛm rozdzielonym obwodom we-
jścia/wyjścia i adresowym. Układy
logiki wewnÄ…trz pamiÍcisterujÄ… pro-
cesami zapisu, odczytu oraz doko-
Elektronika Praktyczna 10/98
21
P O D Z E S P O A
Y
miÍĘIDT7132 doktÛrej portÛw pod-
Å‚Ä…czone sÄ… obydwa systemy. Ponie-
waÅ‚ procesorytegotypu majÄ… wspÛl-
nÄ… przestrzeÒ adresowÄ… wybÛr pa-
miÍci odbywa siÍ przy pomocy
zwykÅ‚ego dekodera adresÛw. KaÅ‚dy
z procesorÛw moÅ‚e zapisaĘ przeka-
zywane dane do pamiÍci, a drugi
procesor mołe je potem odczytaĘ
i wykorzystaĘ. Linie BUSY ustawia-
jÄ… procesory w stanoczekiwaniajeÅ›-
li wystÍpuje konflikt adresÛw.
Na zakoÒczenie w krÛtkim zesta-
wieniu przedstawione zostanÄ…
skrÛcone parametry wybranych eg-
zemplarzy pamiÍci wieloporto-
Rys. 6.
wych.
i uproszczenie konstrukcji powinny budowanych układach. Rys.7 poka- IDT71321/421,IDT7130/32/34/42,
byĘ stosowane wszÍdzie tam gdzie zuje w jak prosty sposÛb moÅ‚na za- IDT7005/6/7/8- dwuportowe pamiÍ-
dochodzi do intensywnej wymiany pewniĘ wymianÍ danych miÍdzy ci 8-bitowe; matryca RAM o pojem-
danych. Chodzi tu gÅ‚Ûwnie o wszel- dwoma niewielkimi systemami. noÅ›ci od 1K do 64K, czas dostÍpu
kiego typu urzÄ…dzenia sieciowe, sil- W przykÅ‚adzie posÅ‚uÅ‚ono siÍ dwo- od 20ns do 70ns, pobÛr mocy
ne komputery czy drukarki lasero- ma procesorami Z80, ktÛre pracujÄ… 750mW i 1-5mW w trybie obniÅ‚o-
we. Nie ma jednak Å‚adnych tech- kaÅ‚dy z wÅ‚asnÄ… pamiÍciÄ… programu nym. WiÍkszośĘ pamiÍci podtrzy-
nicznych przeszkÛd w uÅ‚yciu pa- i podrÍcznÄ… pamiÍciÄ… RAM. Wymia- muje zapisane dane przy zasilaniu
miÍci w mniej ìpowaÅ‚nychî i roz- na danych nastÍpuje poprzez pa- do 2V.
IDT70121, IDT7014/15/16 - dwu-
portowe pamiÍci 9 bitowe; matryca
RAM o pojemności od 2K do 16K,
czas dostÍpu 25ns do 55ns, pobÛr
mocy 500-900mWi 1-5mW w trybie
obniłonym
IDT7025/26/27, IDT7133 - dwu-
portowe pamiÍci16bitowe; matryca
RAM o pojemności od 2K do 32K,
czas dostÍpui pobÛr mocy podobny
jak w przypadku pamiÍci 16 bito-
wych.
Produkowane sÄ… rÛwnieÅ‚ pamiÍci
4 portowe 8 bitowe o pojemności 2/
4K. PamiÍci te oznaczone sÄ… sym-
bolem IDT7052/54.
Ryszard Szymaniak, AVT
MateriaÅ‚y do artykuÅ‚u udostÍpniÅ‚a
Rys. 7.
firma E-2000 Setron.
Elektronika Praktyczna 10/98
22