Politechnika Białostocka
Wydział Elektryczny
Katedra Automatyki i Elektroniki
MATERIAA
Y POMOCNICZE DO WYKA
ADU
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
sem. V EZ
Układy sekwencyjne
opracował
dr inż. L.Grodzki
Białystok 2006
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Literatura uzupełniająca:
1. P.Misiurewicz, M.Perkowski - Teoria automatów - materiały pomocnicze do ćwiczeń i
laboratoriów. Skrypt Polit. Warszawskiej.
2. P.Misiurewicz, M.Perkowski, H.Kruszyński, A.Rydzewski - Zbiór zadań z teorii układów
logicznych. Skrypt Polit. Warszawskiej.
3. H.Kruszyński, A.Rydzewski, A.Śluzek - Teoria układów cyfrowych. Skrypt Polit.
Warszawskiej.
4. A.Skorupski - Podstawy techniki cyfrowej. WKiA
2001.
5. C.Zieliński - Podstawy projektowania układów cyfrowych. PWN 2003.
6. L.J.Grodzki, W.Owieczko  Podstawy techniki cyfrowej. Politechnika Białostocka 2004
-2-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Układy sekwencyjne
Układami sekwencyjnymi nazywa się takie układy cyfrowe, których stan wyjść nie zależy
wyłącznie od bieżącego stanu wejść, ale także od tego co działo się z układem w przeszłości.
Mówimy inaczej, że układy sekwencyjne są wyposażone w pamięć - składnik układu
przechowujący informację o poprzednich stanach pracy. Stąd też w układach sekwencyjnych
wyróżniamy dwie grupy funkcji logicznych:
" funkcje przejść �, powodujące zmiany stanu układu;
" funkcje wyjść , określające bieżące stany wyjść.
Model matematyczny układu sekwencyjnego zwany jest automatem. W teorii układów
sekwencyjnych mówi się o dwóch typach automatu:
X X
Q Q
�  � 
Y
Y
automat Mealy'ego automat Moore'a
Q = �(X,Q) Q = �(X,Q)
Y = (X,Q) Y = (Q )
gdzie:
X = {X0, X1, ..., XN-1} - zbiór N stanów wejść (słów wejściowych);
Xi = (x1, x2, ..., xn-1) - słowo wejściowe o n zmiennych wejściowych;
Y = {Y0, Y1, ..., YM-1} - zbiór M stanów wyjść (słów wyjściowych);
Yi = (y1, y2, ..., ym-1) - słowo wyjściowe o m zmiennych wyjściowych;
Q = {Q0, Q1, ..., QP-1} - zbiór P stanów automatu;
Ponieważ w rzeczywistych układach sekwencyjnych zbiory stanów X, Y i Q mają skończoną
liczebność, automaty takie nazywa się automatami skończonymi. Inną cechą powszechnie
realizowanych automatów jest jednoznaczność funkcji � i , co powoduje, że automaty te
określa się mianem deterministycznych. Jeżeli ponadto funkcje te są określone dla wszystkich
możliwych kombinacji swoich argumentów, to mówimy o automacie zupełnym. Blok �,
widoczny na powyższych schematach automatów, zawiera w sobie dwa składniki: układ
realizujący funkcję pamięci (na przerzutnikach) i układ kombinacyjny powodujący zmiany
stanów pamięci.
W zależności od sposobu oddziaływania sygnałów wejściowych na zmiany stanu automatu
dzieli się je na:
" układy asynchroniczne - zmiana stanu automatu następuje bezpośrednio pod wpływem
zmiany sygnałów wejściowych, jedynie z opóz
nieniem wynikającym z czasu propagacji �
układu cyfrowego:
Q(t+�)=�(Q(t),X(t))
" układy synchroniczne - zmiana stanu automatu następuje tylko w ściśle określonych
chwilach czasu, wyznaczonych przez tzw. sygnał taktujący (zegar o okresie "t):
Q(t+"t)=�(Q(t),X(t)) przy "t > �
-3- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Metody opisu automatów
1. Opis słowny. Jawnym tekstem opisuje się zmiennych logiczne wejściowe i wyjściowe,
relacje jakie zachodzą pomiędzy zmianami ich wartości. Można także zdefiniować funkcję
realizowaną przez automat. Przykładowo, opis taki mógłby brzmieć następująco:
"zbudować automat rozpoznający na podstawie sygnałów z 2 czujników optycznych
wielkość detalu na taśmie produkcyjnej i segregujący je w dwóch pojemnikach"
Opis słowny pełni zwykle funkcję wstępnego opisu zadania. Proces projektowy wymaga
przejścia od tego opisu ogólnikowego do któregoś z opisów szczegółowych, wymienionych
poniżej.
2. Wykres czasowy. Jest to przedstawienie w funkcji czasu możliwych zmian sygnałów
wejściowych X i reakcji na nie projektowanego automatu, tzn. stanów jego sygnałów
wyjściowych Y. Poprawnie zbudowany wykres czasowy powinien uwzględniać wszystkie
możliwe kombinacje zmiennych wejściowych i przejścia pomiędzy tymi kombinacjami.
Dlatego zbudowanie poprawnego wykresu czasowego dla złożonego, o większej liczbie
sygnałów wejściowych, automatu jest trudne, a sam wykres może osiągnąć duże rozmiary.
Ponieważ na wykresie czasowym w danej chwili czasu może zmienić się tylko jedna
zmienna wejściowa, wykresy te są typowym sposobem przedstawienia działania
automatów asynchronicznych.
3. Graf przejść i wyjść. Jest to graficzny sposób opisu działania układu sekwencyjnego.
Wierzchołkami grafu są stany wewnętrzne automatu, a skierowane krawędzie symbolizują
możliwe przejścia pomiędzy tymi stanami. Krawędzie grafu opisuje się wartościami słów
wejściowych Xi powodującymi zmiany stanu automatu, symbolizowane przez te
krawędzie. Jeżeli graf odnosi się do automatu typu Moore'a, to wierzchołki grafu powinny
być opisane symbolami stanów automatu i wartościami słowa wyjściowego Yj w tych
stanach. W przypadku automatu Mealy'ego, stany wyjść zależą także od bieżących stanów
wejść Xi. Dlatego wartości słów wyjściowych Yj wpisuje się na krawędziach grafu,
oddzielając je ukośną kreską od wartości słów wejściowych Xi. Poniżej przedstawiono
przykładowe grafy Moore'a i Mealy'ego dla automatów o 1 wejściu, 1 wyjściu i 4 stanach.
0 0/1
y=0 y=1
0 0/1
Q1 Q2 Q1 Q2
1/0
1 1/1
1
1/1
1 1
1/0
0 0/1
Q4 Q3 Q4 Q3
y=0
y=1 0/1
0
automat Moore'a automat Meale'go
4. Tablica przejść i wyjść. Są to stablicowane struktury informacji o możliwych przejściach
pomiędzy stanami automatu, warunkach wystąpienia tych przejść i wartościach wyjść w
poszczególnych stanach automatu.
tablica dla automatu Moore'a tablica dla automatu Meale'go
Q \ x 0 1 y Q \ x 0 1
Q1 Q2 Q4 0 Q1 Q2/1 Q4/0
Q2 Q2 Q3 1 Q2 Q2/1 Q3/1
Q3 Q3 Q1 1 Q3 Q3/1 Q1/0
Q4 Q3 Q2 0 Q4 Q3/1 Q2/1
-4-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Minimalizacja liczby stanów automatu
Celem minimalizacji liczby stanów jest takie przekształcenie automatu do innego
automatu, równoważnego pierwotnemu, aby można było go zrealizować przy użyciu jak
najmniejszej liczby elementów pamiętających - przerzutników.
Jeżeli automat przed minimalizacją ma N stanów, to do jego realizacji potrzeba M
przerzutników, zgodnie z:
2M-1 < N d" 2M
Jeżeli w efekcie minimalizacji liczby stanów z N do N otrzymamy relację:
2M -1 < N d" 2M i M < M
to już jest to korzystne.
Pojęcia:
Stany niesprzeczne - dwa stany następne automatu są niesprzeczne, gdy są sobie równe albo
co najmniej jeden z nich jest nieokreślony.
Stany wyjść niesprzeczne - występują wtedy, gdy stany wyjść są sobie równe lub co najmniej
jeden z nich jest nieokreślony.
Stany zgodne - dwa stany Qi oraz Qj są zgodne, gdy dla każdego X wejściowego zachodzi:
" stany wyjść są niesprzeczne;
" stany następne są niesprzeczne lub zgodne.
Minimalizacja automatu polega na zastępowaniu min. 2 stanów zgodnych nowym stanem.
Muszą być przy tym spełnione warunki:
" pokrycia - tzn. nie pominięcia żadnego ze stanów pierwotnych automatu;
" zamkniętości - tzn. dla każdych dwóch stanów zgodnych Qi Qj należących do grupy stanów
An i dla każdego X wejściowego stany następne Q i (Q i=�(Qi , X)) oraz Q j (Q j=�(Qj , X))
należą do tej samej grupy stanów zgodnych Am.
Przerzutniki
Przerzutnikiem nazywamy elementarny układ sekwencyjny wyposażony w n wejść (x1 ... xn)
oraz 1 wyjście Q informujące o jego bieżącym stanie logicznym. Praktyczne realizacje
przerzutników, dostępne w układach scalonych SSI, zwykle posiadają także wyjście
komplementarne tj.�łQ.
x1
"
:
xn
"
c
Podobnie jak układy sekwencyjne, przerzutniki można podzielić na asynchroniczne i
synchroniczne. Te ostatnie, oprócz wejść informacyjnych, posiadają także wyróżnione wejście
(np. c na rysunku powyżej) sygnału taktującego, który wyznacza możliwe chwile zmiany
stanu wyjść przerzutnika.
Przerzutniki są podstawowymi, jednobitowymi elementami pamięci. Wykorzystuje się je:
" przy konstrukcji automatów sterujących do pamiętania bieżącego stanu układu;
" jako elementy składowe bloków funkcjonalnych, takich jak: rejestry, liczniki, pamięci.
Przerzutniki asynchroniczne
Rysunki poniżej prezentują struktury logiczne i symbole trzech przerzutników
asynchronicznych.
-5- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
S
S
Q
Q
Q
Q
R
R
S Q S Q
Q Q
R R
Ich działanie można opisać uproszczonymi tablicami prawdy:
Qn S R Qn
�łS �łR �łQn �łQn
0 0 1 1 !* 0 0 Qn-1 **
�łQn-1
0 1 1 0 0 1 0 1
1 0 0 1 1 0 1 0
1 1 Qn-1 ** 1 1 1 1 !*
�łQn-1
!* - kombinacje wejść, dla których stany wyjść Qn i�łQn przyjmują jednocześnie stan logicznej
jedynki są, z punktu widzenia definicji przerzutnika, nieprawidłowe; ich występowanie
wynika jednak z pewnej ułomności konstrukcji przerzutników�łS�łR i S R.
**
- zapis Qn-1 oraz�łQn-1 oznacza utrzymywanie przez przerzutnik stanu poprzedniego.
Można także przedstawić ich działanie przy pomocy wykresów czasowych:
S
R
Q
Q
Zmiany stanów wyjść Q oraz�łQ następują jedynie z minimalnym opóz
nieniem �. Opóz
nienie
to jest związane z czasem propagacji charakterystycznym dla technologii, w jakiej wykonano
przerzutnik.
Przerzutniki zatrzaskowe
Są to przerzutniki, w których wejścia informacyjne mogą zmieniać stan przerzutnika przez
cały czas trwania wyróżnionego poziomu aktywnego wejścia taktującego.
Przerzutnik SR synchronizowany poziomem
S
tablica prawdy uproszczona tablica przejść
Q
S R C Qn SR
�łQn Qn-1 Qn
C
**
00
x x 0 Qn-1 0_
�łQn-1
Q
R
0 0 1 Qn-1 10
�łQn-1 ** 01
Q
S 10
0 1 1 0 1 01
C
11
1 0 1 1 0 _0
Q
R
przy C=1
1 1 1 1 1 !*
-6-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
S
R
C
Q
Q
Przerzutnik D synchronizowany poziomem
D
tablica prawdy uproszczona tablica przejść
Q
Qn-1 Qn D
D C Qn
�łQn
C
**
00
x 0 Qn-1 0
�łQn-1
Q
01
0 1 0 1 1
Q 10
D
1 1 1 0 0
C
11
1
Q
przy C=1
D
C
Q
Q
Przerzutniki synchroniczne
Ze względu na sposób wykorzystania sygnału taktującego, przerzutniki synchroniczne dzieli
się na:
" synchronizowane zboczem - przerzutnik zmienia swój stan na podstawie stanu jego wej ść
informacyjnych w chwili zaistnienia wybranego zbocza (narastającego lub opadającego)
sygnału taktującego;
" synchronizowane dwustopniowo - stan wejść informacyjnych przerzutnika jest wprowadzany
przez cały czas trwania aktywnego poziomu sygnału taktującego, ale stan przerzutnika
zmienia się tylko przy zboczu kończącym aktywny poziom tego sygnału.
Poniżej podano kilka przykładów typowych przerzutników synchronicznych o różnych
sposobach synchronizacji.
Przerzutnik D synchronizowany zboczem (narastającym)
tablica prawdy uproszczona tablica przejść
D Q
Qn-1 Qn D
D C Qn
�łQn
C
**
00
x 0 Qn-1 0
�łQn-1
Q
01
0 1 0 1 1
10
Q 1 1 1 0 0
D
C
11
1
Q
przy C:01
-7- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
D
C
Q
Q
Oprócz wejść synchronicznych D i C synchroniczny przerzutnik D może posiadać także
wejścia asynchroniczne�łS i�łR (ustawiające i zerujące). Wejścia te oddziałują bezpośrednio na
wyjściowe bramki układu i mogą niezależnie od stanu wejść D i C zmieniać stan przerzutnika.
Dodatkowe wejścia asynchroniczne mogą występować niezależnie od sposobu synchronizacji
przerzutnika.
S S
S S
D
D
Q Q
D Q D Q
C
C C
C
Q Q
Q Q
R R R R
Przerzutnik JK synchronizowany dwustopniowo
Przerzutnik ten składa się z dwóch odpowiednio
połączonych przerzutników asynchronicznych
J
typu �łS�łR. Sygnał taktujący doprowadzony jest
Q
wprost do bramek wejściowych pierwszego z
C
przerzutników, a pośrednio także do bramek
Q
K
drugiego z nich. W czasie trwania wysokiego
poziomu sygnału taktującego C, pierwszy
Q przerzutnik przyjmuje informację z wejść
J
C sterujących J i K. W chwili przejścia sygnału
Q
K taktującego do stanu niskiego następuje
przepisanie stanu przerzutnika wejściowego do
przerzutnika wyjściowego. Wyjścia Q oraz�łQ przerzutnika JK zmieniają swój stan przy
opadającym zboczu sygnału zegarowego. Taką konstrukcję przerzutnika określa się mianem
master-slave.
tablica prawdy uproszczona tablica przejść
Qn-1 Qn JK
J K C Qn
�łQn
00
x x 0 Qn-1 0_
�łQn-1
01
0 0 1 Qn-1 1_
�łQn-1
10
0 1 1 0 1 _1
11
1 0 1 1 0 _0
przy C:10
1 1 1 Qn-1
�łQn-1
J
K
C
Q
Q
Również w przypadku przerzutników JK spotyka się konstrukcje wyposażone w
asynchroniczne wejścia zerujące-ustawiające.
-8-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
S
S
J
Q
Q
J
C
C
K Q
K
Q
R
R
Przerzutnik T synchroniczny
Jest to prosty układ, który przy sygnale wejściowym T=1 z każdym impulsem sygnału
taktującego C zmienia swój stan na przeciwny. Przerzutniki takie zwykle buduje się w oparciu
o gotowe przerzutniki JK i D.
T
Q
T
C
C
Q
Q
Q
S S
T J Q D Q
T
C
C C
C
K Q
Q
R R
tablica prawdy uproszczona tablica przejść
Qn-1 Qn T
T Qn
�łQn
0 Qn-1 1
�łQn-1 01
1 Qn-1 1
�łQn-1 10
przy C:10
Przerzutnik T asynchroniczny (dwójka licząca)
A
ącząc w synchronicznym przerzutniku T wejścia informacyjne i taktujące uzyskuje się
asynchroniczną odmianę tego przerzutnika. Asynchroniczny przerzutnik T można zbudować
na bazie synchronicznych przerzutników JK i D.
"1"
T
S S
J Q D Q
Q
C
T C T
K Q Q
Q
R R
-9- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Sekwencyjne bloki funkcjonalne
Rejestry
Rejestry są układami przeznaczonymi do przechowywania informacji. Głównymi składnikami
konstrukcyjnymi rejestrów są przerzutniki. Najczęściej są to przerzutniki typu SR, D i JK.
Oprócz nich, rejestry mogą zawierać pewną liczbę bramek logicznych, dzięki którym możliwa
jest praca rejestrów zgodnie z ich założonymi funkcjami użytkowymi. Pojemność
informacyjna rejestrów jest prostą funkcją liczby zastosowanych przerzutników.
Ponieważ wprowadzanie i wyprowadzanie informacji z rejestrów może odbywać się na różne
sposoby, rejestry można podzielić na:
a) szeregowe  szeregowe (bit po bicie) wpisywanie i odczyt informacji;
b) równoległe  równoległe (wszystkie bity jednocześnie) wpisywanie i odczyt;
c) szeregowo-równoległe  wpis odbywa się szeregowo, a odczyt równolegle;
d) równolegle-szeregowe  wpis odbywa się równolegle, a odczyt szeregowo.
a) b)
we wy
wen ... we0
wyn ... wy0
c)
we
d)
wyn ... wy0
wen ... we0
wy
Przykładowe konstrukcje rejestrów:
Ośmiobitowy rejestr na
D7 D6 D1 D0
bazie asynchronicznych
przerzutników �łS�łR,
STB
o równoległym wpisie przy
STB=1, i równoległym
odczycie (stan
przerzutników jest cały
czas dostępny na
wyjściach Qi). Dodatkowo,
dostępna jest funkcja
asynchronicznego
Q7 Q6 Q1 Q0 zerowania rejestru
sygnałem CLR=0.
D7 D6 D1 D0
Podobny rejestr można także
SET
zbudować z przerzutników D.
D D D D
Obok, przykład takiego rejestru
8-bitowego, o równoległym,
strobowanym wejściu i
aktywnym cały czas wyjściu oraz
CLR
STB
wejściach asynchronicznego
ustawiania i zerowania.
Q7 Q6 Q1 Q0
-10-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Wyjścia rejestru mogą być aktywne przez
a) b)
Di Di
cały czas jego pracy (jak w powyższych
SET SET
przykładach), ale mogą też być wyposażone
D D
w bramki sterowane typu otwarty kolektor
lub o wyjściu trójstanowym (przykłady
obok). Tego typu rejestry nadają się do
zastosowań, w których więcej niż jedno
CLR CLR
STB STB
wyjście układu cyfrowego (rejestru) musi
OE OE
pracować na wspólną linię. Typowym tego
przykładem są magistrale systemów
OC
mikroprocesorowych.
Qi
Qi
Rejestr równoległo-szeregowy.
Rejestr taki umożliwia
D7 D6 D1 D0
zamianę informacji
przekazywanej równolegle na
STB
słowo przesyłane bit po bicie.
Typowym jego
zastosowaniem są układy
nadajników transmisji
D D
D
SIN D SOUT
szeregowej.
Przedstawiony na rysunku
obok rejestr pozwala na
strobowany wpis bajtu
CLK
informacji, a następnie
wyprowadzenie jej w takt sygnału zegarowego CLK poprzez wyjście SOUT. Jako pierwszy bit
informacji szeregowej pojawia się najmłodszy bit D0 wprowadzony do rejestru. Podczas
szeregowego wyprowadzania informacji z rejestru, w miejsce zwolnionych bitów można
wprowadzić nową informację szeregową. Umożliwia to wejście SIN. Rejestr wyposażono
także w asynchroniczny sygnał zerowania wszystkich jego bitów (/CLR).
Gdyby na wyjściu informacji szeregowej potrzebna była odwrotna kolejność bitów (od
najstarszego D7 do najmłodszego D0), to należałoby dokonać zmian w konstrukcji
wewnętrznej rejestru: wyjście Qi i-tego przerzutnika należałoby połączyć z wejściem Di+1
przerzutnika i+1-go. Ten sam efekt można osiągnąć podając bity informacji na wejścia
równoległe rejestru w odwrotnej kolejności.
Rejestr szeregowo-równoległy
Przedstawiony na rysunku
D D
D
SIN D SOUT
rejestr posiada wejście SIN i
wyjście SOUT informacji
szeregowej. Ponadto można
CLR
równolegle wyprowadzić
CLK
poprzez wyjścia Qi stan
Q7 Q1
Q6 Q0
wszystkich przerzutników
przechowujących informację. Informacja podawana na wejście SIN jest w takt przebiegu
zegarowego CLK przepisywana do kolejnych przerzutników. Rejestr szeregowo-równoległy
umożliwia zamianę przesyłanych bit po bicie słów binarnych na postać równoległą. Jednym z
podstawowych zastosowań takiego rejestru są obwody odbiorcze transmisji szeregowej.
-11- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Rejestr szeregowy.
Rejestr taki posiada jedynie wejście i wyjście informacji szeregowej. Umożliwia on
przesuwanie informacji w jedną lub w obie strony. Na rysunku przedstawiono przykładową
strukturę ośmiobitowego rejestru szeregowego, przesuwającego informację w jednym z
wybranych kierunków. Rejestr posiada po dwa wejścia (S7IN, S0IN) i wyjścia (S7OUT, S0OUT)
informacji szeregowej, sygnał asynchronicznego kasowania przerzutników (/CLR), sygnał
taktujący przesuwanie informacji (CLK) oraz sygnał wyboru kierunku przesuwania (DIR).
Przy DIR=0 przesuwane są bity z pozycji i-1 na pozycje i, a przy DIR=1 - odwrotnie.
S7OUT
S0IN
S S S
S7IN D Q D Q D Q
S0OUT
Q Q Q
C C C
R R R
CLR
CLK
DIR
Przykład zastosowania rejestrów.
Wykorzystując dwa rejestry równoległo-szeregowe, sumator jedno-bitowy z przerzutnikiem D
i rejestr szeregowo-równoległy można skonstruować sumator n-bitowy. W układzie tym
przerzutnik D służy chwilowemu przechowaniu przeniesienia powstającego przy dodawaniu
młodszych bitów tak, aby można je było uwzględnić przy sumowaniu bitów starszych.
D ... D0 STBA
7
C A
SOUT A CIN
S SIN
S
$
B O ... O0
SOUT
C
7
COUT
C B
D ... D0 STBB
D Q
7
C
CLK
Bardzo podobnie można zbudować tzw. sumator akumulujący. Wystarczy zamiast rejestru
wyniku wykorzystać na bity sumy jeden z rejestrów wejściowych:
SIND ... D0 STBA
7
A
CO ... O0 SOUT A CIN
7
$
S
SOUT B COUT
C
B
D ... D0 STBB
D Q
7
C
CLK
-12-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Liczniki
Licznikiem nazywamy sekwencyjny układ cyfrowy służący do zliczania i pamiętania
liczby impulsów podawanych na jego wejście zliczające.
Oprócz wejścia (wejść) zliczających licznik może posiadać wejście wstępnego
ustawiania swego stanu. Może to być wejście zerujące wszystkie przerzutniki licznika albo
wejścia umożliwiające wpisanie do nich niezerowego stanu początkowego.
Stanem licznika nazywamy kombinację zer i jedynek na wyjściach jego przerzutników.
Maksymalną liczbę różnych stanów licznika nazywamy pojemnością licznika (stosuje
się także terminy: długość cyklu licznika, okres licznika). Pojemność licznika zależy od ilości
użytych do jego budowy przerzutników i nie przekracza 2N, przy N przerzutnikach.
Ze względu na długość cyklu, liczniki dzieli się na układy:
" o stałej długości cyklu;
" o zmiennej długości cyklu.
Kolejne stany licznika mogą być dowolnymi kombinacjami zer i jedynek, ale
najczęściej są to kolejne słowa powszechnie stosowanych kodów binarnych (NB, BCD).
Liczniki zliczające w kodzie NB zwie się dwójkowymi, a w kodzie BCD - dekadami
liczącymi.
Jeżeli kolejne stany licznika odpowiadają rosnącym wartościom liczb w danym kodzie,
to o takim liczniku mówimy, że zlicza w przód (licznik zliczający w górę, licznik
następnikowy). Przy odwrotnym kierunku zliczania mamy licznik liczący wstecz (licznik
zliczający w dół, licznik poprzednikowy). Wśród gotowych scalonych liczników można także
znalez
ć układy o przełączanym kierunku zliczania (tzw. liczniki rewersyjne).
Przykłady liczników o pojemności 2N
Q0 Q2
Q1 Q3
"1"
CLK
CLK
Q0
Q1
Q2
Q3
Licznik 4-bitowy, liczący w górę, z przeniesieniem szeregowym
Q0 Q1 Q2 Q3
"1"
CLK
Licznik 4-bitowy, liczący w górę, z przeniesieniem równoległym, przebiegi czasowe są takie
same jak w układzie z przeniesieniem szeregowym
-13- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Licznik 4-bitowy na przerzutnikach D, liczący w górę, z przeniesieniem szeregowym:
Q0 Q1 Q3
Q2
D D D D
CLK
Licznik 4-bitowy na przerzutnikach D, liczący w dół, z przeniesieniem szeregowym i jego
przebiegi czasowe:
Q0 Q1Q3
Q2
D D D D
CLK
CLK
Q0
Q1
Q2
Q3
Licznik rewersyjny o przełączanym kierunku zliczania. Przy DIR=1 zlicza w górę, a przy
DIR=0 - wstecz.
Q0 Q1 Q2 Q3
D D D D
CLK
DIR
Liczniki z szeregowym układem taktowania
Licznik modulo 4 na przerzutnikach JK
Tablica stanów następnych
Q1Q0 Q1'Q0' Q0 wykorzystując uniwersalne funkcje wzbudzeń:
00 01 Q1 0 1
01 10 0 01 10 J0 = 1 K0 = 1
10 11 1 11 00 J1 = Q0 K1 = Q0
11 00
Uzyskamy układ licznika z taktowaniem równoległym, ponieważ na wejścia zegarowe obu
przerzutników podawany jest ten sam sygnał taktujący. Aby przekształcić ten licznik w układ
asynchroniczny należy zamienić równoległy system taktowania na system szeregowy. W tym
celu wypisujemy jeszcze raz tablicę stanów następnych z wyróżnieniem zmieniających się
-14-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
stanów przerzutników. Zauważamy, że zbiór pogrubionych symboli przerzutnika Q1 mieści
się w zbiorze pogrubionych zer przerzutnika Q0. Oznacza to, że sygnał taktujący przerzutnik
Q1 można pobrać z wyjścia Q0, a w tablicy przejść przy Q0'=1 wpisać Q1'= -. Pozwoli to na
uproszczenie funkcji wzbudzeń przerzutnika 1.
Postępując analogicznie, można zaprojektować licznik modulo 4 liczący wstecz. W tym
liczniku sygnał taktujący przerzutnik Q1 jest brany z wyjścia�łQ0.
Dla licznika w przód:
Q1Q0 Q1'Q0' Q1Q0 Q1'Q0' Q0 wykorzystując uniwersalne
00 01 00 -1 Q1 0 1 funkcje wzbudzeń:
01 10 01 10 0 -1 10 J0 = 1 K0 = 1
10 11 10 -1 1 -1 00 J1 = 1 K1 = 1
11 00 11 00
licznik w przód licznik wstecz
Q0 "1" Q1 Q0 "1" Q1
"1" "1"
we we
Przykłady liczników modulo n (n < 2N)
Skrócenie cyklu pracy licznika do wartości n < 2N można uzyskać różnymi sposobami:
- poprzez odpowiednie zaprojektowanie licznika na pojedynczych przerzutnikach - dost ęp
do wejść wzbudzających przerzutników pozwala na dowolne kształtowanie funkcji ich
wzbudzeń i osiągnięcie potrzebnej sekwencji pracy liczniki;
- poprzez dekodowanie stanu licznika odpowiadającego wymaganej długości cyklu i
generowanie na tej podstawie sygnału zerującego licznik - metoda wykorzystywana przy
stosowaniu gotowych scalonych liczników;
- poprzez rozłożenie wymaganej pojemności licznika n na czynniki (tzn. n=2i�"c1�"...�"ck) i
zbudowaniu licznika jako kaskadowego połączenia liczników o pojemności 2i, c1, ... ck.
Licznik modulo 5 na przerzutnikach JK z taktowaniem równoległym:
kolejne stany licznika:
Q2Q1Q0 Q2'Q1'Q0' Q0 korzystając z uniwersalnych
000 001 Q2Q1 0 1 funkcji wzbudzeń:
001 010 00 001 010 J=Ł[F1(F1,F0,Fx)] K=Ł[F0(F0,F1,Fx)]
010 011 01 011 100 J0 =�łQ2
K0 = 1
011 100 11 - - J1 = Q0 K1 = Q0
100 000 10 000 - J2 = Q0Q1 K2 = 1
Q0 Q1 Q2
"1" "1"
CLK
-15- �L.J.Grodzki
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Licznik modulo 5 na układzie scalonym 74161:
Jeżeli pojemność licznika wynosi n, to nie musi to
oznaczać, że jego przerzutniki przyjmują stany będące
kolejnymi liczbami kodu NB (lub innego) z przedziału
<0 ; n-1>. Kody te mogą występować w innym
L D
L
porządku niż w kodzie NB.
41 1
CLK
L
Możliwe jest także skonstruowanie licznika modulo n,
który faktycznie miałby stany od m1 do m2.
Obok podano przykład takiego licznika modulo 5,
Vcc
zliczającego od m1=2 do m2=6. W liczniku tym
pojawienie stanu 0111 (7) powoduje równoległy
L D
L
asynchroniczny wpis do przerzutników słowa 0010 (2).
Dlatego kolejne stany licznika są następujące: 0010, 0011,
41 1
CLK
L
0100, 0101, 0110.
Licznik w przód modulo 5 na przerzutnikach JK z taktowaniem szeregowym:
kolejne stany licznika:
Q2Q1Q0 Q2'Q1'Q0' Q2'Q1'Q0' Q0 korzystając z uniwersalnych
000 001 0-1 Q2Q1 0 1 funkcji wzbudzeń:
001 010 010 00 0-1 010 J=Ł[F1(F1,F0,Fx)] K=Ł[F0(F0,F1,Fx)]
010 011 0-1 01 0-1 100 J0 =�łQ2
K0 = 1
011 100 100 11 - - J1 = 1 K1 = 1
100 000 0-0 10 0-0 - J2 = Q0Q1 K2 = 1
C1=Q0
Q0 Q1 Q2
"1" "1"
"1"
we
Dekada (licznik modulo 10)
Q3Q2Q1Q Q3'Q2'Q1'Q0' Q3'Q2'Q1'Q0' Q1Q0
0
0000 0001 ---1 Q3Q2 00 01 11 10
0001 0010 0-10 00 ---1 0-10 0100 ---1
0010 0011 ---1 01 ---1 0-10 1000 ---1
0011 0100 11 - - - -
0100
0100 0101 ---1 10 ---1 0-00 - -
0101 0110 0-10 korzystając z uniwersalnych funkcji wzbudzeń:
0110 0111 ---1 J=Ł[F1(F1,F0,Fx)] K=Ł[F0(F0,F1,Fx)]
0111 1000 J0 = 1 K0 = 1
1000
1000 1001 ---1 J1 =�łQ3
K1 = 1
1001 0000 0-00 J2 = 1 K2 = 1
C1,C3=Q0 C2=Q1 J3 = Q1Q2 K3 = 1
-16-
Materiały pomocnicze do Podstaw Techniki Cyfrowej i Mikroprocesorowej dla kierunku EZ
Porównując ten licznik z
Q0 Q1 Q2 Q3
poprzednim (modulo 5),
można zauważyć, że
zbudowany on jest z dwójki
liczącej (Q0) i licznika
we
modulo 5.
"1"
"1"
"1" "1"
Scalone liczniki asynchroniczne
Układ 7493
QA "1" QB "1" QC "1" QD
"1"
weA weB R1 R2
Układ zawiera dwójkę liczącą (przerzutnik A) oraz licznik następnikowy modulo 8
(przerzutniki B, C i D). Wyjście przerzutnika A nie jest połączone z wejściem przerzutnika B,
który ma wyprowadzone na zewnątrz wejście impulsów zliczanych. Cały układ ma wspólny
obwód asynchronicznego zerowania, wyzwalany sygnałami R1=R2=1.
QA QB QC QD QA QB QC QD QA QB QC QD
7493 7493 7493
weA weB R1 R2 weA weB R1 R2 weA weB R1 R2
licznik modulo 10 licznik modulo 6 licznik modulo 5
Układ 7490 (dekada licząca)
QA QB QC QD
"1"
"1"
"1" "1"
weA weB R1 R2
S1 S2
Układ zawiera dwójkę liczącą (przerzutnik A) oraz licznik następnikowy modulo 5
(przerzutniki B, C i D). Wyjście przerzutnika A nie jest połączone z wejściem przerzutnika B,
który ma wyprowadzone na zewnątrz wejście impulsów zliczanych. Cały układ ma wspólny
obwód asynchronicznego zerowania, wyzwalany sygnałami R1=R2=1. Również wspólny jest
układ ustawiania stanu dekady na wartość 9 (1001), wyzwalany sygnałami S1=S2=1.
-17- �L.J.Grodzki