Objaśnienie zasady działania bramki NAND na podstawie struktury wewnętrznej wykonanej w technologii TTL.
Tranzystor wieloemiterowy T1 realizuje operację AND. Tranzystor T2 z rezystorami R2 i R3 pracuje w konfiguracji wzmacniacza symetryzującego (odwracacz fazy ) wytwarzającego odpowiednie poziomy napięć na bazach tranzystorów T3 i T4. Tranzystory te tworzą stopień wyjściowy o małej impedancji zarówno dla stanu o na wyjściu ( stan włączenia bramki), jak i 1 (stanu wyłączenia). Dioda D1 służy do zapewnienia odpowiednich warunków pracy stopnia wyjściowego, tj. skutecznego zatykania tranzystora T3 gdy tranzystorT4 jest nasycany. Jeżeli na wszystkich emiterach tranzystora T1, czyli wejściach bramki, jest stan wysoki, to złącza emiter-baza tego tranzystora są spolaryzowane zaporowo ( typowo wartość prądu wpływającego do jednego emitera wynosi 40 A), natomiast złącze baza-kolektor przewodzi. Tranzystor jest więc spolaryzowany inwersyjnie, tranzystory T2 i T4 są w stanie nasycenia, T3 jest zatkany. W tym stanie włączenia typowa wartość napięcia wyjściowego Uol wynosi 0,2 V, przy maksymalnym prądzie obciążenia wpływającym do bramki równym 16 mA. Gdy chociaż na jednym z emiterów tranzystora T1, a więc na jednym z wejść bramki, jest stan niski (typowo UIL = 0,2V) wówczas tranzystor ten jest nasycony i maksymalna wartość prądu wypływającego z jego emitera wynosi 1,6 mA. W punkcie A wystąpi potencjał o wartości 0,1 do 0,2 wolta. W tym stanie tranzystory T2 i T4 są w stanie zatkania, tranzystor T3 pracuje w zakresie liniowym jako wtórnik emiterowy. Typowa wartość napięcia wyjściowego UOH wynosi wówczas 3,5 V, przy maksymalnym wypływającym prądzie obciążenia z wyjścia bramki równym 0,4 mA. Stosunek maksymalnych wartości prądów wyjściowych do wejściowych w stanie włączenia i wyłączenia wynosi 10. Obciążalność wyjściowa standardowej bramki TTL wynosi N = 10, co oznacza , że do wyjścia bramki może być przyłączonych 10 wejść innych bramek.