Sprawozdanie

5.1 Badanie przerzutnika zbudowanego na elementach dyskretnych

Jednym z naszych zadań było zbudowanie układu jak na tys. 5.1. Po dokonaniu tego należało sprawdzić działanie przerzutnika podając na wejścia R i S wartości logiczne 1 (+5V) i 0 (0V). Nasze wyniki przedstawiliśmy w tabeli poniżej.

Tabela 5.1.

R	UR[V]	S	US[V]	Qn	UQ[V]	¬Qn	U¬Q[V]
„0”	0	„0”	0	Qn-1	0	¬Qn-1	3,85
„0”	0	„1”	5	1	3,85	0	0
„1”	5	„0”	0	0	0	1	3,85
„1”	5	„1”	5	0	0	0	0

Gdy na wejściu S jest 1 wtedy T4 przewodzi przez co na wyjściu ¬Q pojawia się „0”, które powoduje że Tranzystor T1 nie przewodzi (jest zatkany) Więc na wyjściu Q pojawia się „1” (T2 nasycony). Dla wejścia R = „1” tranzystor T3 przewodzi więc na wyjściu Q dostajemy „0”, a zatem T2 nie przewodzi (jest zatkany) a na wyjściu ¬Q pojawia się „1” (T1 nasycony).

Rezystory Rc to wejścia rezystancyjne a rezystory Rb dopasowują wartość napięć do rezystorów.

5.2 Badanie przerzutnika na bramkach logicznych

Rys. 5.2. Przerzutnik asynchroniczny RS na bramce NAND

W tym ćwiczeniu naszym zadaniem było zbudowanie układu jak na rys. powyżej. Następnie dołączaliśmy do wejść Q i ¬Q kanały A i B oscyloskopu i podając na wejścia R i S wartości „0” i „1”, mieliśmy sprawdzić działanie przerzutnika. Wyniki przedstawiono w tabeli poniżej.

Tabela 5.2.

R	UR[V]	S	US[V]	Q	UQ[V]	¬Q	U¬Q[V]
„0”	0	„0”	0	1	3,81	1	3,80
„0”	0	„1”	5	1	3,82	0	0,08
„1”	5	„0”	0	0	0,08	1	3,83
„1”	5	„1”	5	0	0,09	1	3,83

5.3 Badanie przerzutników JK-MS

Po zbudowaniu powyższego układu pomiarowego, mieliśmy sprawdzić, czy przerzutnik działa poprawnie , podając na wejścia ¬R i ¬S, J i K wartości logiczne „1” (+5V) i „0” (0V). Wyniki przedstawiono poniżej w tabeli.

Tabela prawdy przerzutnika

¬S	¬R	J (3)	K (9)	C	Qn	¬Qn
0	0	-	-	-	1	1
0	1	-	-	-	1	0
1	0	-	-	-	0	1
1	1	0	0		Qn-1	¬Qn-1
1	1	0	1		0	1
1	1	1	0		1	0
1	1	1	1		¬Qn-1 | Qn-1

Podczas wykonywania tego ćwiczenia, naszym zadaniem było również zmierzenie czasów propagacji przerzutnika oraz czasów trwania zboczy na wyjściach Q i ¬Q od wejścia C. Pomiary należało wykonać przy odłączonym oraz dołączonym obciążeniu. Rezultaty naszych pomiarów przedstawiliśmy w tabeli poniżej.

Tabela 5.3. ¬Q Q

Bez obciążenia [ns]	Z obciążeniem [ns]	Bez obciążenia [ns]	Z obciążeniem [ns]
tpHL = 21	tpHL = 30	tpHL = 21	tpHL = 22
tpLH = 18	tpLH = 43	tpLH = 14	tpLH = 24
tf = 6	tf = 8	tf =9	tf = 13
tr = 9	tr = 32	tr =10	tr = 37

5.4 Badanie dzielnika częstotliwości prostokątnej

Naszym ostatnim zadaniem było zbudowanie dzielnika fali prostokątnej przez 8.

Układy połączono w następujący sposób:

Rys.3. Projekt układu dzielnika częstotliwości przez 8 i oznaczenia jego wyjść w układach scalonych.

Na wejście zegarowe T pierwszego przerzutnika należy podać sygnał z generatora fali prostokątnej. Wszystkie wejścia informacyjne J i K podłączamy na stałe do „1”. W celu zbadania sygnału wyjściowego kanał A(1) oscyloskopu podłączamy do wejścia zegarowego, a kanał B(2) do wyjścia Q ostatniego przerzutnika. Sygnał synchronizujący wyznacza momenty czasowe, w których następuje zmiana poziomu sygnału wyjściowego. Reaguje on na zbocze opadające.

WNIOSKI

W punkcie 5.1 badaliśmy przerzutnik asynchroniczny RS zbudowany na elementach dyskretnych. Przerzutnik działał poprawnie, pomiary były analogiczne do pomiarów teoretycznych. Gdy zatkany jest T1 a T2 nasycony na wyjściu Q pojawia się „1” a w przeciwnym wypadku ”0”. Wadą asynchronicznego przerzutnika RS jest to, iż jednoczesne podanie jedynek logicznych na wejście R i S wywołuje stan logicznie sprzeczny (stan zabroniony). Podanie zer na oba wejścia przerzutnika RS powoduje na obydwu jego wyjściach pamiętanie stanu poprzedniego. Tranzystory T1 i T2 odpowiadają za ustawienie odpowiednich napięć na wyjściach Q i ¬Q przerzutnika oraz podtrzymanie ich do czasu gdy tranzystory T3 i T4 odpowiednio zareagują na nowe wartości napięć wejściowych.

W punkcie 5.2. badaliśmy przerzutnik asynchroniczny RS zbudowany na bramkach logicznych. Przerzutnik działał analogicznie do tego zbudowanego na tranzystorach. Stan zabroniony powstał gdy na wejściach podaliśmy zera logiczne „0”.

W punkcie 5.3. badaliśmy jak zachowuje się przerzutnik JK-MS gdy na jego wejściach informacyjnych podajemy różne kombinacje stanów logicznych. Mianowicie gdy na wejściach ¬R i ¬S podamy jedynkę logiczną „1” czyli pdłączymy je do napięcia +5V (możemy też pozostawić je nie podłączone) oraz J=0 i K=0 powoduje zapamiętanie stanu poprzedniego. Dla K=1 na wyjściu Q mamy zero logiczne a na wyjściu ¬Q jedynkę logiczną co powoduje wyzerowanie się przerzutnika, a dla J=1 i K=0 przerzutnik ustawia się w stan „1” na wyjściu. Ustawienie na obu wejściach jedynek logicznych powoduje odwrócenie stanu poprzednio zapamiętanego na przeciwny. Gdy na jedno z wejść ¬R i ¬S podamy „0” logiczne czyli podłączymy dane wejście do masy wtedy wejścia informacyjne J i K nie mają już wpływu na badany układ. Tak dla ¬R=1 i ¬S=0 na wyjściu Q ustawiana jest „1” logiczna a dla ¬R=0 i ¬S=1 przerzutnik jest zerowany (Q=0). Kiedy na obydwa wejścia ¬R i ¬S podamy „0” wtedy otrzymujemy stan zabroniony (Q=1 i ¬Q=1). W dalszej części ćwiczenia zmierzyliśmy czasy narastania, opadania zbocza t_HL i t_LH, czyli w chwili pomiędzy 10% a 90% zbocza impulsu, oraz czasy propagacji.

W punkcie 5.4. mieliśmy za zadanie zbudować dzielnik częstotliwości przez 8 wykorzystując 3 przerzutniki JK. Zadanie zostało wykonane poprawnie, wyniki oglądaliśmy na oscyloskopie.

Część obrazków pochodzi z instrukcji laboratoryjnej T5 oraz z protokołu T5 ITiA WAT

---