Przedstaw budowę i zasadę działania inwertera CMOS.

Podstawową komórką układów CMOS jest inwerter , zbudowany z dwóch tranzystorów MOSFET normalnie wyłączonych o przeciwnych typach kanałów. Tranzystory pracują jako przełącznik . Włączony tranzystor polowy zachowuje się jak rezystor o małej wartości rezystancji zwierający sygnał do właściwej szyny zasilającej. W każdym z dwóch możliwych stanów logicznych przewodzi tylko jeden tranzystor układu.

Jeśli Ui~= Uss=0, to przewodzi tranzystor PMOS, a tranzystor NMOS jest odcięty , czyli na wyjściu ustala się napięcie UoH=Udd. Jeśli natomiast Ui~= Udd, to przewodzi NMOS i tranzystor PMOS jest odcięty, czyli na wyjściu otrzymuje się napięcie UoL=Uss=0

SYMBOLE ELEMENTÓW I SCHEMAT ELEKTRYCZNY INWERTERA CMOS.

Pracę inwertera można zobrazować posługując się statycznymi charakterystykami przejściowymi: napięciową (zależność napięcia wyjściowego Uo w funkcji napięcia wejściowego Ui) i prądową (zależność prądu Idd pobieranego przez układ ze źródła zasilania, od napięcia wejściowego).

Można w nich wyróżnić pięć obszarów określonych przez różne tryby pracy tranzystorów:

I T1 nienasycony, T2 odcięty

II T1 nienasycony, T2 nasycony

III T1 nasycony, T1 nasycony

IV T1 nasycony, T2 nienasycony

V T1 odcięty, T2 nienasycony

Określ zasadę zasilania i podstawowe parametry statyczne i dynamiczne układów TTL, CMOS.

UKŁAD TTL

RODZINA	OZNACZENIE	P[mW]	τp [ns]	Współczynnik jakości Q [pJ]	Obciążaloność
Standard	TTL	10	10	100	10
Advanced Schottky	TTL AS	8	1,7	13,6	48
Adv. Low Power	TTL ALS	1,2	4	4,8	40
FAST	TTL F	5,5	3,5	19	33

Wszystkie układy TTL zasilane są napięciem 5V±5% (5V±10%- układy 54xx)

Napięcia stanów logicznych:

Stan niski (0)- to napięcie 0,2 V (przedział: 0V- 0,4 V)

Stan wysoki(1)- to napięcie 3,5 V (przedział 2,4 V- 5 V)

UKŁAD CMOS

RODZINA	OZNACZENIE	Ucc[V]	τp [ns]	fpracy[MHz]
Z bramką MOS metalową	4000B (74C)	3- 18	125	4
Szybkie	HC	2- 6	8	50
Szybkie (zamienniki TTL)	HCT	5	8	50
Zaawansowane	AC,(AHC)	2- 6	3(5,2)	160 (115)
Zaawansowane (zamienniki TTL)	ACT,(AHCT)	5	3(5,2)	160 (115)
Niskonapięciowe	LV	2- 5,5	9	70
Zaawans. niskonapięciowe	ALVC	1,2- 3,6	3	300

Ponieważ moc tracona jest proporcjonalna do kwadratu napięcia zasilania układy CMOS VLSI dostosowane są do niższego napięcia zasilania: 3,3 V lub 2,5 V.

Układy CMOS o małej szybkości działania zasilane z baterii mają obniżone napięcia zasilania, nawet do 0,8 V- 1,5 V.

Układy serii 4000B (74C) pozwalają na pracę w szerokim zakresie napięć zasilania 3- 18 V i znajdują zastosowanie w warunkach dużych zakłóceń zewnętrznych.

Określ podstawowe parametry statyczne i dynamiczne (napięcie zasilania,

stany logiczne, charakterystyka przejściowa, moc tracona, czasy propagacji)

układów TTL i CMOS.

• Napięcie zasilania – Wartość napięcia przyłożonego do układu, wymagana do podłączenia i sprawnej pracy układu. Wszystkie układy TTL zasilane są napięciem 5V +/- 5%. Układy CMOS w zależności od rodzaju: procesory, pamięci – 3,3V; 2,5V; zegarki kalkulatory – 0,8-1,5V; układy o szerokim zakresie napięć – 3-18V.

• Stany logiczne – Układy TTL i CMOS realizują funkcje logiczne opisane algebrą Boole’a.

Wejścia i wyjścia tych układów mogą przyjmować stany „0” lub „1” które odpowiadają określonym wartościom napięcia. Dla zwykle stosowanej logiki dodatniej 0 to stan niskiego napięcia (low), 1 stan wysokiego napięcia (high).

• Charakterystyka przejściowa – Zależność pomiędzy wartościami napięcia wejścia i wyjścia. Uwy=f(Uwe), obrazują przy jakim napięciu następuje przejście ze stanu logicznego 1 do 0. Przykładowe cha-ki dla CMOS i TTL:

• Moc tracona – ogranicza możliwość zasilania układu z baterii oraz większą skalę integracji. Moc tracona = P(statyczna – tracona w czasie pracy ustalonej 0 lub 1) + P(dynamiczna – zależna od szybkości przełączania układu). Pomiędzy czasem propagacji i mocą strat istnieje zależność P – rośnie, Tp – maleje.

• Czas propagacji – Czas upływający od czasu zmiany stanu wejścia układu logicznego do chwili ustalenia się stanu wyjścia tego układu (reakcja na zmianę wejścia). Wskazuje na ograniczenie szybkości działania (częstotliwości pracy) układu. Typowe wartości: wolne układy – rząd 100ns, szybkie układy – rząd k*0,1ns.

Przedstaw charakterystykę przejściową bramki TTL. Zaznacz na niej oczekiwane

wartości napięć.

Napięcia stanów logicznych: Stan niski (0) – Uo=0,2V (przedział, czyli dopuszczalne wartości Uo: 0-0,4V); Stan wysoki (1) – Uo=3,5V (przedział 2,4-5V). Przykładowa charakterystyka przejściowa dla bramki standard (NAND TTL 7400) na rysunku a); Uo – napięcie wyjścia; Ui – napięcie wejścia; Uo=f(Ui):

Co to jest obciążalność bramki?

Jest to parametr określający ilość wejść, które mogą być podłączone do jednego wyjścia bramki analogicznego układu (sterowane przez wyjście jednej bramki). Wyjścia bramek można łączyć z wejściami innych bramek logicznych, tak że powstaje sieć logiczna realizująca złożoną funkcję logiczną. Każde wejście bramki dołączone do wyjścia innej bramki pobiera z niej pewien prąd elektryczny. Wyjścia bramek mogą więc dostarczyć tylko określoną ilość prądu. Wartość tego parametru wynosi od 10 do 40, w zależności od rodziny układów.

Wymień podstawowe parametry rodziny układów TTL standard.

P=10 mW – moc strat
τ_p=10 [ns] – czas propagacji
Q=100[pJ] – współczynnik jakości
obciążalność = 10

Porównaj układy cyfrowe wytwarzane w technologii TTL i CMOS.

1. Układy CMOS nie mają stałego progu przełączania (jest ustalany procentowo), jak ma TTL 1,3 V.

2. Układy CMOS w przeciwieństwie do TTL w stanie statycznym nie pobierają prądu, jednak w trakcie zwiększania częstotliwości zwiększa się moc pobierana przez układ.

3. Moc pobierana przez TTL jest niezależna od częstotliwości i jest ciągle duża, a moc pobierana przed układy CMOS zależy wprost proporcjonalnie od częstotliwości i dla zakresu normalnego użytkowania jest ona bardzo niska.

4. Obciążalność wyjścia bramki CMOS i TTL można wysterować 10 wejść bramek logicznych.

5. Układ wyjściowy w CMOS jest mało obciążalny ( do kilku miliamperów). W przeciwieństwie do tego TTL dostarcza prądy od 10 do 40 mA.