Modelowanie układów logicznych na elementach elektronicznych.

Celem ćwiczenia jest realizacja prostych układów kombinacyjnych i sekwencyjnych w oparciu o scalone układy logiczne TTL.

Zadania do wykonania:

1. Sprawdzić funkcję logiczną realizowaną przez bramkę trójwejściową NAND.

Na wejściu zadać wszystkie możliwe kombinacje zmiennych x₁ – x₄ i zanotować stany wyjścia y.

1. Zrealaizować w systemie NAND pvodstawowe funkcję logiczne:

y=x y=x₁x₂x₃

x	0	1
y	0	1

x y

y=x

x	0	1
y	1	0

x y

y=x₁+x₂+x₃

X1	X2	X3	y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

X₁

X_{2 y}

X₃

y=x₁x₂x₃

X1	X2	X3	y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Do każdej funkcji dodać schemat łączeniowy i tabelę wartości,

1. Zadaną przez prowadzącego funkcję logiczną zminimalizować metodą tablic Karnaugha. Przedstaawić tę funkcję w postaci NAND-owej i zrealizować na tablicy łączeniowej. Sprawdzić zgodność ogiczną funkcji zadanej z realizowaną.

Podać schemat łączeniowy i tabelę wartości.

1. Zrealizować układ pamięci otwartej przedstawiony:

2. Zrealizować układ z blokadą pamięci wykorzystując zmienne x₃ lub x₄ za sygnał blokujący.