UKŁADY LOGICZNE

1. Badanie „czarnej skrzynki”

W tej części ćwiczenia wprowadzaliśmy sygnały „0” i „1” na poszczególne wejścia a następnie określaliśmy sygnały na wyjściach X i Y czarnej skrzynki. Po odczytaniu wszystkich sygnałów wyjściowych przeprowadziliśmy syntezę funkcji X=f(A,B,C,D) i Y=f(A,B,C,D). Kolejnym krokiem było sporządzenie schematu logicznego realizującego daną funkcję oraz przedstawienie go za pomocą elementów NOR.

Tabela wyników:

A	B	C	D	X	Y
0	0	0	0	1	0
0	0	0	1	1	1
0	0	1	0	1	0
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	0
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	0	0
1	0	1	1	0	0
1	1	0	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	0	0

Synteza funkcji X=f(A,B,C,D):

AB\CD	00	01	11	10
00	1	1	1	1
01	1	0	0	0
11	1	0	0	0
10	1	0	0	0

$$F\left( A,B,C,D \right) = \overset{\overline{}}{A}\overset{\overline{}}{B} + \overset{\overline{}}{C}\overset{\overline{}}{D}$$

Schemat logiczny układu realizującego funkcje X=f(A,B,C,D):

Schemat logiczny układu realizującego funkcje X=f(A,B,C,D) składający się z bramek NOR:

Synteza funkcji Y=f(A,B,C,D):

AB\CD	00	01	11	10
00	0	1	0	0
01	0	0	0	0
11	0	0	0	0
10	1	1	0	0

$$F\left( A,B,C,D \right) = \overset{\overline{}}{B}\overset{\overline{}}{C}D + A\overset{\overline{}}{B}\overset{\overline{}}{C}$$

Schemat logiczny układu realizującego funkcje Y=f(A,B,C,D):

Schemat logiczny układu realizującego funkcje X=f(A,B,C,D) składający się z bramek NOR:

1. Zasada minimalizacji tablic Karnaugha:

W celu minimalizacji funkcji logicznych należy wypełnić siatkę Karnaugha wartościami (1 lub 0) odpowiadającymi wartościom funkcji dla wartości argumentów opisujących dane pole w tablicy. Następnie grupuje się pola o wybranej wartości (1 aby uzyskać funkcję minimalną w postaci sumy, 0 dla postaci iloczynu). Grupy muszą mieć kształt prostokąta o długościach boków będących potęgami dwójki (przy czym może on przechodzić przez krawędź tablicy, a dla liczby zmiennych powyżej 4 nie musi być spójny, a jedynie łączyć pola sąsiednie logicznie). W celu uzyskania postaci minimalnej, grupy powinny być największe możliwe. Jedno pole może należeć do wielu grup.
W każdej uzyskanej grupie część wartości zmiennych będzie wspólna dla wszystkich pól i to z nich powstaje wyrażenie odpowiadające danej grupie. Jeżeli pogrupowane zostały jedynki, wyrażenie dla pojedynczej grupy będzie miało postać iloczynu zmiennych, które, jeżeli w danej grupie przyjmują wartość 1, będą występowały w postaci prostej, jeżeli 0 - w postaci zanegowanej (zmienne przyjmujące w danej grupie różne wartości są pomijane); funkcja końcowa będzie sumą tych iloczynów. Jeżeli utworzono grupy zer, wyrażenie dla danej grupy będzie sumą zmiennych w postaci zanegowanej, jeżeli w danej grupie mają wartość 1, prostej, jeśli 0; wynik będzie iloczynem takich sum. Tak więc im grupa jest większa, od tym mniejszej liczby zmiennych zależy.

1. Typy układów logicznych

Układ sekwencyjny jest jednym z rodzajów układów cyfrowych. Charakteryzuje się tym, że stan wyjść y zależy od stanu wejść x oraz od poprzedniego stanu, zwanego stanem wewnętrznym, pamiętanego w zespole rejestrów (pamięci).

Jeżeli stan wewnętrzny nie ulega zmianie pod wpływem podania różnych sygnałów X, to taki stan nazywa się stabilnym.

Rozróżnia się dwa rodzaje układów sekwencyjnych:

1. asynchroniczne

2. synchroniczne

Opis układu sekwencyjnego

Układ sekwencyjny może być opisany za pomocą dwóch funkcji:

Y = f(X, A)

Y = f(A)

gdzie A to stan wewnętrzny, X i Y są zgodne z ilustracją. Pierwsza funkcja dotyczy tzw. automatu Mealego, druga automatu Moora - oba automaty są sobie równoważne.

Układ asynchroniczny- W układach asynchronicznych zmiana sygnałów wejściowych X natychmiast powoduje zmianę wyjść Y. W związku z tym układy te są szybkie, ale jednocześnie podatne na zjawisko hazardu i wyścigu. Zjawisko wyścigu występuje, gdy co najmniej dwa sygnały wejściowe zmieniają swój stan w jednej chwili czasu (np. ). Jednak, ze względu na niezerowe czasy przełączania bramek i przerzutników, zmiana jednego z sygnałów może nastąpić [trochę] wcześniej niż innych, powodując trudne do wykrycia błędy. Dlatego też w analizie układów asynchronicznych uznaje się, że jednoczesna zmiana kilku sygnałów jest niemożliwa.

Układ synchroniczny- W układach synchronicznych zmiana stanu wewnętrznego następuje wyłącznie w określonych chwilach, które wyznacza sygnał zegarowy (ang. clock). Każdy układ synchroniczny posiada wejście zegarowe oznaczane zwyczajowo symbolami C, CLK lub CLOCK. Charakterystyczne dla układów synchronicznych, jest to, iż nawet gdy stan wejść się nie zmienia, to stan wewnętrzny - w kolejnych taktach zegara - może ulec zmianie.

Ponieważ w przypadku układu synchronicznego zrealizowanego jako automat Moore'a wyjście układu jest funkcją stanu wewnętrznego, może ono zmieniać się tylko w chwili nadejścia taktu, co daje gwarancję, że odpowiedni stan wyjść utrzyma się przez cały takt. W przypadku automatu Mealy'ego zmiana wyjścia układu może nastąpić także w momencie zmiany wejścia.

Jeśli układ reaguje na określony stan (logiczny) zegara, to mówi się że układ jest statyczny (wyzwalany poziomem), jeśli zaś układ reaguje na zmianę sygnału zegarowego jest dynamiczny (wyzwalany zboczem). Układ dynamiczny może być wyzwalany zboczem (ang. edge) opadającym lub narastającym, albo impulsem.

Jeśli układ synchroniczny nie ma wejść, a jedynie charakteryzuje go stan wewnętrzny, to taki układ nazywany jest autonomicznym (dobrym przykładem takich układów są liczniki stosowane w popularnych zegarkach elektronicznych).

Układ kombinacyjny-jest jednym z rodzajów układów cyfrowych. Charakteryzuje się tym, że stan wyjść zależy wyłącznie od stanu wejść; stan wyjść opisują funkcje boolowskie.

W układach cyfrowych ma miejsce niekorzystne zjawisko, nazwane hazardem, którego podłożem jest niezerowy czas propagacji (przenoszenia) sygnałów.Rozróżnia się dwa rodzaje hazardu:

• hazard statyczny

• hazard dynamiczny

Hazard statyczny jest związany z niezerowym czasem przełączania sygnałów wyjściowych w bramkach, zaś hazard dynamiczny wynika z niezerowego czasu propagacji sygnału w większych partiach układu. Hazard statyczny można wyeliminować już na etapie projektowanie układu, dzieje się to kosztem skomplikowania układu. Eliminacja hazardu statycznego powoduje równoczesną eliminację hazardu dynamicznego.

W układach synchronicznych zjawisko hazardu praktycznie nie występuje.

Sposób przekształcenia schematów do bramek NOR:

NOR: - negacja sumy zmiennych wejściowych.

- aby móc przedstawić to za pomocą NOR, czyli zanegowanej sumy to na pewno należy zamienić znak mnożenia na sumę. Można to uzyskać dzięki prawu de Morgana . Aby móc z niego skorzystać należy zanegować iloczyn, ale żeby nie zmienić wartości funkcji neguje się podwójnie uzyskując:

- otrzymuje się więc zanegowaną sumę zanegowanych argumentów. Zanegowane argumenty to dwa NOR-y ze zwartymi wejściami, na pierwszy podajemy ‘a’, na drugi ‘b’, a zanegowana ich suma to trzeci NOR.

Licznik rewersyjny (angielskie reversible counter), układ licznika, mogący zarówno zwiększać, jak i zmniejszać stan licznika. W tym celu licznik rewersyjny ma dwa wejścia: zegarowe do zwiększania i zegarowe do zmniejszania albo zegarowe i sterujące rodzajem przyrostu. Podobnie jak sumatory, licznik rewersyjny (i zwykłe liczniki) można łączyć kaskadowo, zwiększając ich zakres.

1. Wnioski

Podczas wykonywania ćwiczenia nauczyliśmy się minimalizacji funkcji metodą Karnaugha oraz tworzenia układów logicznych z zastosowaniem bramek NOR. Zaprojektowane przez nas układy działają sprawnie. Ćwiczenia oceniam na wykonane poprawnie.