Wydział Fizyki Matematyki i Informatyki |
2014 | ||
---|---|---|---|
Informatyka I rok | Układu konwersji cyfrowo-analogowej (DAC); i analogowo-cyfrowej (ADC) |
Ćwiczenie 10 |
Przetwornik DAC z „drabinką R -2R”:
Rys 1. Układ pomiarowy konwersji DAC z „drabinką R -2R”.
Tabela (na następnej stronie) przedstawia wyniki pomiarów dla poszczególnych wartości dobieranych przez odpowiednie ustawienie przełączników.
$$\text{Vout} = \left( \ \frac{J1}{16} + \frac{J2}{8} + \ \frac{J3}{4} + \ \frac{J4}{2}\ \right)*\text{Vref}*\ \frac{\text{Rf}}{R}\text{\ \ }$$
gdzie w badanym układzie VREF = 10 [V] ; RF = 1 [kΩ](sprzężenia zwrotnego);
J1,2,3,4 przyjmują wartości 0 lub 1.
Różnica pomiędzy kolejnymi wartościami, czyli rozdzielczość wynosi 0.625 [V].
W układach które wykorzystują „drabinkę R – 2R” wpływ na parametry przetwarzania – rozdzielność, zakres, błąd przetwarzania – ma wpływ jedynie dokładność zachowania stosunku wartości pary R – 2R, a nie konkretne wartości oporników – co jest dużą zaletą.
Np. Gdy zmienimy wartości oporników R4 – R8 na 4 [kΩ], a R1 – R3 i R9 na 2[kΩ] napięcie wyjściowe nie zmieni się i wyniesie 9.375 [V].
Natomiast w przypadku gdy wartość oporników R4 – R8 = 4[kΩ], R1 – R3 i R9 = 1[kΩ] napięcie wyjściowe zmniejszy się i będzie wynosić 5.671[V]
Tabela Pomiarów:
J1 | J2 | J3 | J4 | Wartość | U wy [V] |
---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 | 0.625 |
0 | 0 | 1 | 0 | 2 | 1.25 |
0 | 0 | 1 | 1 | 3 | 1.875 |
0 | 1 | 0 | 0 | 4 | 2.5 |
0 | 1 | 0 | 1 | 5 | 3.125 |
0 | 1 | 1 | 0 | 6 | 3.75 |
0 | 1 | 1 | 1 | 7 | 4.375 |
1 | 0 | 0 | 0 | 8 | 5 |
1 | 0 | 0 | 1 | 9 | 5.625 |
1 | 0 | 1 | 0 | 10 | 6.25 |
1 | 0 | 1 | 1 | 11 | 6.875 |
1 | 1 | 0 | 0 | 12 | 7.5 |
1 | 1 | 0 | 1 | 13 | 8.125 |
1 | 1 | 1 | 0 | 14 | 8.75 |
1 | 1 | 1 | 1 | 15 | 9.375 |
Rozdzielność: | 0.625 |
Przetwornik ADC – metoda kolejnych przybliżeń:
Rys 2. Układ pomiarowy konwersji DAC metodą olejnych przybliżeń.
Rys 3. Wykres stanów logicznych.
Ten rodzaj konwersji ADC opiera się na porównywaniu sygnału analogowego z przetworzonym przez wewnętrzny DAC cyfrowym przybliżeniem - bit po bicie – generowanym przez zegar. W pierwszym kroku DAC ładowany jest najstarszym bitem. W następnych krokach ustawiane są następne bity.
Metodę tę stosuje się zwykle w przypadkach gdy częstotliwość taktowania zawiera się w przedziale od kilku [kHz] do kilku [MHz].