Wykonali:

• Bujnik Maciej

• Daniluk Damian

• Demianiuk Daniel

• Izdebski Łukasz

Grupa II

Sprawozdanie

Temat: Omówienie i poznanie zasady działania różnych bramek logicznych i zmierzenie napięć wejścia i wyjścia bramek TTL i CMOS.

Wykorzystane urządzenia:

• Moduł edukacyjny KL-22001

• Moduł edukacyjny KL-260021

• Multimetr

• Zasilacz stabilizowany z regulacją napięcia stałego 0–15V

W sprawozdaniu zostanie omówiona zasada działania różnych bramek logicznych. Poznamy zależności napięcia progowego bramek logicznych. Poznamy wartości znamionowe prądów i napięć bramek oraz dokonamy ich pomiarów.

Pomiar napięć bramek w układzie TTL

Zależność napięcia wejściowego i wyjściowego bramki dla Uz=0 – 5V

Dla standardowej bramki NAND

A1	F1	A1	F1	A1	F1	A1	F1	A1	F1
0	3,37V	1,5V	167mV	2,5V	167mV	3,5V	167mV	4,5V	167mV
0,6V	3,37V	1,6V	167mV	2,6V	167mV	3,6V	167mV	4,6V	167mV
0,7V	3,37V	1,7V	167mV	2,7V	167mV	3,7V	167mV	4,7V	167mV
0,8V	3,36V	1,8V	167mV	2,8V	167mV	3,8V	167mV	4,8V	167mV
0,9V	3,21V	1,9V	167mV	2,9V	167mV	3,9V	167mV	4,9V	167mV
1V	3,03V	2V	167mV	3V	167mV	4V	167mV	5V	167mV
1,1V	1,66V	2,1V	167mV	3,1V	167mV	4,1V	167mV
1,2V	167mV	2,2V	167mV	3,2V	167mV	4,2V	167mV
1,3V	167mV	2,3V	167mV	3,3V	167mV	4,3V	167mV
1,4V	167mV	2,4V	167mV	3,4V	167mV	4,4V	167mV

Bramka NAND zmienia swój stan gdy na wejściu A1 pojawia się napięcie około 1,1V a całkowitą zmianę stanu gwarantuje napięcie około 1,2V podane na wejście A1.

Dla szybkiej bramki NOR

A3	F2	A3	F2	A3	F2	A3	F2	A3	F2
1V	4,93V	2V	151mV	3V	151mV	4V	151mV	5V	151mV
1,1V	4,91V	2,1V	151mV	3,1V	151mV	4,1V	151mV
1,2V	4,9V	2,2V	151mV	3,2V	151mV	4,2V	151mV
1,3V	4,2V	2,3V	151mV	3,3V	151mV	4,3V	151mV
1,4V	2,8V	2,4V	151mV	3,4V	151mV	4,4V	151mV
1,5V	169mV	2,5V	151mV	3,5V	151mV	4,5V	151mV
1,6V	165mV	2,6V	151mV	3,6V	151mV	4,6V	151mV
1,7V	160mV	2,7V	151mV	3,7V	151mV	4,7V	151mV
1,8V	157mV	2,8V	151mV	3,8V	151mV	4,8V	151mV
1,9V	151mV	2,9V	151mV	3,9V	151mV	4,9V	151mV

Bramka NOR zmienia swój stan z wysokiego na niski gdy na wejściu A3 pojawia się napięcie około 1,4V a całkowitą zmianę stanu gwarantuje napięcie około 2V podane na wejście A3.

Pomiar napięć bramek w układzie CMOS

Ukadz te są budowane przy użyciu tranzystorów i inwerterów typu CMOS

Zależność napięcia wejściowego i wyjściowego bramki dla Udd = 0 – 12V

Dla standardowej bramki NAND

A5	Y1	A5	Y1	A5	Y1	A5	Y1
0V	11,8V	3,5V	11,76V	7V	0,3mV	10,5V	0,1mV
0,5V	11,77V	4V	11,76V	7,5V	0,3mV	11V	0,1mV
1V	11,76V	4,5V	11,76V	8V	0,3mV	11,5V	0,1mV
1,5V	11,76V	5V	11,76V	8,5V	0,3mV	12V	0,1mV
2V	11,76V	5,5V	11,76V	9V	0,1mV		0,1mV
2,5V	11,76V	6V	4,4V	9,5V	0,1mV
3V	11,76V	6,5V	0,3mV	10V	0,1mV

Bramka NAND zbudowana na tranzystorach CMOS zmienia swój stan gdy na wejscie A5 podane zostaje napięcie około 6V. Całkowitą zmianę stanu z wysokiego na niski przy tego typu bramce gwarantuje napięcie 9,5V podane na wejście A8.

Dla bardzo szybkiej bramki NOR

A8	Y2	A8	Y2	A8	Y2	A8	Y2
0V	11,75V	3,5V	11,75V	7V	9mV	10,5V	9mV
0,5V	11,75V	4V	11,75V	7,5V	9mV	11V	9mV
1V	11,75V	4,5V	11,75V	8V	9mV	11,5V	9mV
1,5V	11,75V	5V	8,2V	8,5V	9mV	12V	9mV
2V	11,75V	5,5V	3V	9V	9mV
2,5V	11,75V	6V	2V	9,5V	9mV
3V	11,75V	6,5V	14mV	10V	9mV

Bramka NOR (b. szybka) zbudowana na tranzystorach CMOS zmienia swój stan gdy na wejscie A8 podane zostaje napięcie około 5V. Całkowitą zmianę stanu z wysokiego na niski przy tego typu bramce gwarantuje napięcie 7V podane na wejście A8.

Pomiary napięcia progowego bramek TTL i CMOS

Układ TTL

Po doprowadzeniu do układu napięcia 5V na wejściu A1 standardowej bramki NAND pojawiło się napięcie 1,08V a na wyjściu F1 1,2V. Napięcie progowe tej bramki wynosi poniżej 1,08 a powyżej 1,2.

Po doprowadzeniu do układu napięcia 5V na wejściu A3 szybkiej bramki NOR pojawiło się napięcie 0,9V a na wyjściu F2 0,69V. Napięcie progowe tej bramki wynosi poniżej 0,9V a powyżej 0,69V

Układ CMOS

Po doprowadzeniu do układu napięcia 12V na wejściu A5 standardowej bramki NAND pojawiło się napięcie 5,5V a na wyjściu Y1 5,4V. Napięcie progowe tej bramki wynosi poniżej 5,5V a powyżej 5,4V

Po doprowadzeniu do układu napięcia 12V na wejściu A7 bardzo szybkiej bramki NOR pojawiło się napięcie 5,2V a na wyjściu Y2 5,14V. Napięcie progowe tej bramki wynosi poniżej 5,2V a powyżej 5,14V

Wnioski

Bramki zbudowane na tranzystorach bipolarnych (bramki TTL) przełaczają swoje stany w bardzo krótkim czasie co jest porządane. Ich wadą są niestety niskie napięcia w których mogą pracować bez uszkodzeń układu.

Bramki z tranzystorami polowymi (CMOS) mają stosunkowo długi czas przełączania pomiędzy stanami wysokim i niskim w porównaniu do bramek TTL. Ich zaletą jest duża rozpiętość napięć z którymi te bramki mogą pracować.