Cyfrowy pomiar częstotliwości. Ogólnie zasada pomiaru cyfrowego polega na zliczaniu impulsów, których ilość jest proporcjonalna do wartości mierzonej wielkości przez pewien ustalony czas trwania pomiaru. Zasadę działania cyfrowego miernika częstotliwości (częstościomierza) ilustruje schemat blokowy tego urządzenia przedstawiony na rys.22.

Rys.22. Schemat blokowy cyfrowego miernika częstotliwości. Zadaniem układu formującego jest zamiana sygnału mierzonego, który może mieć dowolny kształt, nnp sinusoidalny, na ciąg impulsów prostokątnych o dwóch poziomach napięć odpowiadających dwóm stanom logicznym, najczęsćiej w standardzie TTL. W skład układu formującego wchodzi wzmacniacz o regulowanym wzmocnieniu oraz komparator porównujący wzmocnione napięcie wejściowe z regulowanym poziomem odniesienia. Na wyjściu komparatora otrzymuje się sygnał cyfrowy, najczęściej w standardzie TTL. Jako generatory wzorcowe stosowane są zwykle generatory kwarcowe z termostatem, których stabilność generowanej częstotliwości definiowana jako iloraz odchyłki generowanej częstotliwości od wartości nominalnej do tej wartości jest na poziomie 10^-9.Jako dzielnik częstotliwości wykorzystuje się kaskadowe połączenie liczników liczących modulo 10 (dekad). Na wyjściu kolejnych dekad otrzymuje się częstotliwość o jeden rząd mniejszą od częstotliwości występującej na jej wejściu.Układ sterowania bramką wyznacza wzorcowy czas trwania pomiaru T_p, w którym bramka jest otwarta i nastepuje zliczanie impulsów podawanych z układu formującego.Zadaniem układu kasowania jest jest wyzerowanie stanu licznika przed rozpoczęciem zliczania, to znaczy przed otwarciem bramki. Bramka jest układem cyfrowym realizującym funkcję iloczynu logicznego AND. Oznaczając przez L niski stan logiczny a przez H wysoki stan logiczny, wejścia bramki jako X₁ oraz X₂, natomiast wyjście jako Y, przedstawiono w tabeli 1, tablicę prawdy brami AND.Tabela.1.

X1	X2	Y
L	L	L
L	H	L
H	L	L
H	H	H

Zliczona przez licznik ilość impulsów jest przeliczana na nominalną wartość częstotliwości i wyświetlana przez ukłąd ekspozycji.Proces pomiaru częstotliwości za pomocą częstościomierza cyfrowego ilustrują przebiegi czasowe napięć w wybranych punktach układu pokazanego na rys.22. Przebiegi te zamieszczono na rys.23.
Analogowy sygnał wejściowy, zostaje w układzie formującym przekształcony w sygnał cyfrowy. Po wytworzeniu przez układ kasujący impulsu startu pomiaru, układ sterowania bramki wytwarza, po wystąpieniu najbliższego narastającego zbocza sygnału wzorcowego z generatora, impuls otwierający bramkę na czas pomiaru, równy okresowi sygnału wzorcowego. Po zakończeniu pomiaru nastepuje odczyt i przejście częstościomierza do stanu gotowości, który trwa do momentu pojawienia się kolejnego impulsu kasującego. Jako wynik zliczania otrzymuje się pewną liczbę naturalną n, która jest stosunkiem okresu sygnału wzorcowego T_w oraz okresu sygnału mierzonego T_X. Zatem wartość częstotliwości sygnału mierzonego wynosi

Błąd wyznaczenia częstotliwości f_x wynika z dokładności ustalenia częstotliwości wzorcowej oraz błędu wyznaczenia liczby n (błąd dyskretyzacji). Błąd dyskretyzacji wynika z faktu, że sygnał bramkujący nie jest zsynchronizowany z sygnałem mierzonym. Maksymalna bezwzględna wartość błedu dyskretyzacji wynosi 1, ponieważ na skutek braku synchronizacji między wymienionymi sygnałami możliwe jest pominięcie jednego impulsu lub zliczenie impulsu, który zaczął się w czasie otwarcia bramki a zakończył się już po jej zamknięciu. Stąd przy pomiarach cyfrowych przyjmuje się wartość błędu względnego dyskretyzacji równą 1/n. W takiego opisu błedu dyskretyzacji wynika, że można go zminimalizować wykonując pomiar w tak długim czasie aby n było dużo większe od 1. Cyfrowy pomiar okresu. Schemat blokowy układu do cyfrowego pomiaru okresu przedstawiono na rys. 24, natomiast przebiegi napięć w wybranych punktach układu zamieszczono na rys.25.

Jak widać, w cyfrowym mierniku okresu występują identyczne bloki jak w cyfrowym częstościomierzu. Jednak różnica polega na tym, że w przypadku miernika okresu, czas otwarcia bramki jest proporcjonalny do okresu sygnału mierzonego a zliczane są impulsy z generatora wzorcowego.

Jeżeli współczynnik podziału częstotliwości mierzonej wynosi k, licznik zliczył n_k impulsów wzorcowych o okresie T_w, to wartość okresu sygnału mierzonego wynosi

Błąd pomiaru okresu na podstawie powyższego wzoru wynika z błędu dyskretyzacji, błędu częstotliwości wzorcowej oraz błędu dzielnika częstotliwości sygnału mierzonego.

W zależności od wartości częstotliwości mierzonej i wzorcowej otrzymuje się różne relacje między błędem dyskretyzacji a błędem bramkowania. Jak widać metoda pomiaru częstotliwości powinna być stosowana w zakresie dużych częstotliwości, natomiast w zakresie niskich częstotliwości lepszą dokładność zapewnia metoda pomiaru okresu.

Cyfrowy pomiar czasu Często spotykanym problemem jest zadanie pomiaru czasu jaki upływa między dwoma zdarzeniami. Ogólna zasada działania cyfrowego czasomierza sprowadza się do zliczania, w mierzonym odcinku czasu, impulsów z generatora wzorcowego. Schemat blokowy czasomierza cyfrowego przedstawiono na rys.27, natomiast przebiegi czasowe w wybranych punktach układu przedstawiono na rys.28.

Działanie układu jest następujące. Po wygenerowaniu przez układ kasujący impulsu zerującego stan licznika, pierwsze narastające zbocze sygnału wejściowego podanego na wejście 1 powoduje otwarcie bramki, na której wyjściu pojawiają się impulsy z genratora wzorcowego o okresie T_W. Pojawienie się narastającego zbocza na wejściu 2 układu powoduje zamknięcie bramki i zakończenie zlicania, którego wynik wyświetlany jest przez układ ekspozycji. Jeżeli ilość zliczonych impulsów wzorcowych wynosi n, to mierzony odcinek czasu opisany jest zależnością

Błąd wyznaczenia czasu _x wynika z błędu dyskretyzacji, dokładności generatora wzorcowego oraz błędów wyznaczenia chwil czasu oznaczających początek i koniec mierzonego odcinka czasu.

W zależności od położenia przełączników P1, P2, P3 przedstawiony układ mierzy odległości czasowe między różnymi zboczami sygnałów podanych na wejścia 1 i 2.

Cyfrowy pomiar fazy Przy cyfrowym pomiarze przesunięcia fazowego wykorzystuje się informację o tym, że przesunięciu temu odpowiada pewien skończony odcinek czasu, wyznaczony przez chwile przejścia przez badane sygnały pewnego znanego poziomu odniesienia. A zatem cyfrowy pomiar fazy sprowadza się do pomiaru przedziału czasu. Zasadę działania fazomierza cyfrowego ilustruje schemat blokowy przedstawiony na rys.30 orazprzebiegi napięć w wybranych punktach tego układu, przedstawione na rys.31.

Sygnał wytwarzany przez generator wzorcowy T_w jest zsynchronizowany z sygnałem mierzonym. Okres sygnału generowanego przez generator wzorcowy jest tak dobierany, aby zachodziła równość

Ponieważ zachodzi proporcja

więc wartość zmierzonego przesunięcia fazowego dana jest wzorem

Jak widać otrzymana z pomiaru wartość przesunięcia fazowego nie zależy ani od częstotliwości sygnału mierzonego ani sygnału wzorcowego.

Błąd pomiaru fazy wynika z błędu dyskretyzacji, błedu dzielnika częstotliwości oraz błędu bramkowania i opisany jest wzorem

gdzie M jest współczynnikiem podziału częstotliwości wzorcowej M = 36^.10^k. Cyfrowy pomiar napięcia stałego Woltomierz cyfrowy jest jednym z najpopularniejszych przyrządów pomiarowych umożliwiającym wyznaczanie wartości wielkości ciągłych. Do zalet woltomierzy cyfrowych należą:

• duża dokładność pomiaru,

• automatyczny wybór zakresu pomiarowego i polaryzacji,

• wyeliminowanie błędu odczytu,

• możliwość współpracy z komputerem.

Spotkać można różne rozwiązania woltomierzy cyfrowych, ale wszystkie one zawierają przetwornik analogowo-cyfrowy. Przetwornik analogowo-cyfrowy jest układem elektronicznym przetwarzającym wielkość analogową (najczęściej napięcie) na wielkość cyfrową (najczęściej liczbę w kodzie binarnym). Sygnały cyfrowe w porównaniu z sygnałami analogowymi charakteryzują się większą odpornością na zakłócenia, łatwiejszą obróbką i większą dokładnością pomiaru.

Przetworniki analogowo-cyfrowe dzieli się ze względu na zasadę działania na:

• przetworniki z bezpośrednim porównaniem równoległym,

• przetworniki całkujące,

• przetworniki propagacyjne,

• przetworniki kompensacyjne.

W dalszej części rozdziału omówione zostaną właściwości i zasada działania poszczególnych rodzajów przetworników.

Przetworniki a/c z bezpośrednim porównaniem równoległym są najszybszymi przetwornikami analogowo-cyfrowymi. Umożliwiają one próbkowanie mierzonego sygnału z częstotliwością od 20 do 100 MHz przy rozdzielczości od 4 do 8 bitów. Zasada ich działania została przedstawiona na rys.32.
Opiera się ona na jednoczesnym porównaniu napięcia mierzonego z 2^n-1 poziomami kwantowania, gdzie n oznacza rozdzielczość przetwornika a/c wyrażoną w bitach. Na wejścia nieodwracające wszystkich komparatorów podawane jest napięcie mierzone U_x, natomiast na wejścia odwracające tych komparatorów, podawane są napięcia z dzielnika rezystancyjnego, zasilanego ze źródła napięcia wzorcowego. Rezystancje w dzielniku są tak dobrane, aby napięcia na poszczególnych wyjściach dzielnika różniły się między sobą o rozdzielczość przetwornika, tzn. o 1 LSB (najmniej znaczący bit). Czas przetwarzania wynika tylko z czasu propagacji komparatorów i dekodera. Wadą rozważanego przetwornika jest rozbudowana struktura i mała dokłądność, natomiast zaletą duża szybkość przetwarzania.

Kompensacyjne przetworniki A/C z kompensacją równomierną działają na zasadzie kolejnych porównań napięcia mierzonego z częścią napięcia wzorcowego. Budowę przetwornika a/c z kompensacją równomierną ilustruje rys.33.

Napięcie wzorcowe podawane na wejście odwracające komparatora ma przebieg schodkowy, przy czym zmiany wartości tego napięcia następują ze stałym krokiem odpowiadającym wartości najmniej znaczącego bitu (LSB). Napięcie wzorcowe wytwarzane jest przez przetwornik cyfrowo-analogowy w wyniku przekształcenia słowa cyfrowego występującego na wyjściu licznika. Po wyzerowaniu stanu licznika impulsem zerującym wytworzonym przez układ sterowania, rozpoczyna się zliczanie przez licznik impulsów wytwarzanych przez generator sterujący. Zliczanie trwa do chwili, gdy napięcie wzorcowe na wyjściu przetwornika cyfrowo-analogowego przekroczy wartość napięcia mierzonego. Wówczas na wyjściu komparatora pojawi się niski stan logiczny, a stan licznika odpowiada cyfrowej wartości mierzonego napięcia.

Wadą omówionego przetwornika a/c jest długi czas przetwarzania, zależny od wartości mierzonego napięcia oraz złożony układ generacji przebiegu schodkowego.

Kompensacyjne przetworniki A/C z kompensacją wagową działają także na zasadzie kolejnych porównań napięcia mierzonego z częścią napięcia wzorcowego. Budowę przetwornika a/c z kompensacją wagową ilustruje rys.34.

W takt pojawiania się impulsów z generatora sterującego, układ sterujący wpisuje do rejestru liczby binarne odpowiadające kolejnym przybliżeniom wartości mierzonego napięcia. W pierwszym kroku wpisywana jest do rejestru wartość odpowiadająca ustawieniu jedynki na pozycji najbardziej znaczącej (MSB). Przetwornik cyfrowo-analogowy wytwarza na swoim wyjściu napięcie równe połowie wartości zakresowej. Jeżeli na wyjściu komparatora wystąpi stan wysoki, to układ sterujący pozostwia jedynkę na pozycji MSB, w przeciwnym przypadku - następuje zerowanie tego bitu. W kolejnym kroku ustawiana jest wartość mniej znaczącego bitu i przypisanie mu, w wyniku porównania wartości mierzonej i wzorcowej, wartości jeden lub zero. Analogiczne postępowanie jest przeprowadzane dla wszystkich bitów. Po wykonaniu n kroków, gdzie n jest rozdzielczością przetwornika a/c, uzyskuje się na wyjściu rejestru wynik pomiaru.

Przedstawiony układ przetwornika a/c jest dosyć często stosowany ze względu na krótki czas przetwarzania, zawarty w przedziale od 400ns do 20 μs przy rozdzielczości 8 do 12 bitów, łatwość realizacji przetwornika w postaci monolitycznego układu scalonego, małą wartość analogowego błedu przetwarzania, zawartą w zakresie od 0,001 do 0,05%.

W przedstawionych układach kompensacyjnych przetworników a/c wystąpiły jako podukłady przetworniki cyfrowo-analogowe. Zadaniem realizowanym przez te układy jest przekształcenie liczby zapisanej w wybranym kodzie na odpowiadającą jej wartość analogową napięcia.

Przetwornik c/a charakteryzują nastepujące parametry:

• rozdzielczość,

• zakres napięcia lub prądu wyjściowego,

• rezystancja wyjściowa,

• rodzaj kodu wejściowego,

• szybkość przetwarzania.

Przetwornik c/a składa się ze źródła napięcia lub pradu odniesienia, sieci rezystorów, zespołu przełączników oraz wzmacniacza operacyjnego pracującego w konfiguracji konwertera prądowo-napięciowego.

Obecnie stosuje się dwa zasadnicze ukłądy przetworników c/a:

• z siecią rezystorów o wartościach wagowych,

• z drabinką rezystorów o wartościach R-2R

Struktura przetwornika c/a wykorzystującego sieć rezystorów o wartościach wagowych została przedstawiona na rys.35.

W zależności od wartości słowa cyfrowego podanego na wejścia cyfrowe przetwornika c/a, poszczególne przełączniki P_i znajdują się w pozycji 1 lub 0, powodując przepływ prądu ze źródła napięciowego o wydajności U_w przez poszczególne rezystory wagowe, dla których przełaczniki P_i znajdują się w pozycji 1. Wartość sumarycznego prądu wpływającego do wejścia konwertera prądowo-napięciowego, zbudowanego ze wzmacniacza operacyjnego i rezystora R_L, opisana jest wzorem

gdzie P_i oznacza stan przełącznika P_i.

Wadą przetworników c/a z rezystorami wagowymi jest konieczność zastosowania w układzie rezystorów o wartościach znacznie różniących się między sobą.

Alternatywnym rozwiązaniem jest zastosowanie drabinki rezystywnej o wartościach R-2R. Struktura przetwornika c/a z siecią rezystorów R-2R została przedstawiona na rys.36. Zaletą takiego rozwiązania jest to, że rezystancja widziana z każdego węzła w kierunku końca drabinki wynosi 2R. W związku z tym łatwo zauważyć, że w każdym węźle następuje podział napięcia w stosunku 1:2. Dodatkowo widać, że dołączenie do stałej wartości prądu do każdego z węzłów wywoła ten sam przyrost potencjału odpowiedniego węzła. Dla najbardziej znaczącego bitu (MSB) przyrost ten zostanie bezpośrednio zarejestrowany na wyjściu przetwornika, natomiast dla kolejnych bitów przyrosty te będą widziane na wyjściu po podzieleniu ich wartości przez kolejne neturalne potęgi liczby 2.

---