zagadnienia na zaliczenie, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Zaliczenie z ASK


ZAGADNIENIA NA ZALICZENIE MATERIAŁU Z WYKŁADÓW Z ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH (II CZĘŚCI)

  1. Podstawowe parametry zasilaczy impulsowych (ze wskazaniem wad i zalet).

  2. Na schemacie blokowym omówić zasadę działania zasilacza impulsowego.

  3. Podstawowe parametry pamięci wykorzystywanych w systemach komputerowych.

  4. Hierarchia pamięci stosowanych w systemach komputerowych (czas dostępu, pojemność) - krótka charakterystyka.

  5. * Klasy pamięci w komputerze PC ze względu na dostęp do informacji.

  6. Rodzaje pamięci półprzewodnikowych - ogólna charakterystyka.

  7. Wyjaśnić cel stosowania pamięci CACHE w systemach komputerowych.

  8. Budowa pamięci CACHE.

  9. Efektywność pamięci CACHE.

  10. Scharakteryzować topologie pamięci CACHE (sposób połączenia procesora, CACHE i RAM).

  11. Scharakteryzować metody odwzorowania pamięci RAM w pamięci CACHE.

  12. Metody określania „trafień” w pamięci CACHE.

  13. Niespójność danych w pamięci RAM i CACHE - rodzaje, strategie eliminacji.

  14. Budowa pamięci 2D

  15. Budowa pamięci 3D

  16. Budowa pamięci 21/2D.

  17. Detekcja i korekcja błędów w układach pamięci.

  18. Praca pamięci z przeplotem.

1.

-napięcie wejściowe

-prąd wyjściowy

-napięcie wyjściowe

-warunki otoczenia

-wielkości mechaniczne

Wady: Zakłócenia Zalety: Dostosowanie do Sieci (Uniwersalność niezależność od napięcia(wahań)

2.

0x01 graphic

3.

-pojemność

-czas dostępu

-czas cyklu

-szybkość transmisji

-pobór mocy

-koszt

4.

-pamięć rejestrowa - zbiór wszystkich rejestrów - dostęp przez układ sterowania (wybór rejestru na podstawie kodu rozkazowego), najszybszy dostęp, najmniejsza pojemność

-pamięć kieszeniowa/podręczna - pojemność zależna od rodzaju (L1, L2 lub L3), czas dostępu rzędu ns

-pamięć operacyjna/główna - pojemność przekracza tysiące mega słów, czas dostępu rzędu 100ns

-pamięć dodatkowa/masowa (zewnętrzna) - pojemność setki mega słow..tysiące giga słów, czas dostępu średni ok. kilku MS (dla pamięci dyskowych); istotna właściwość pamięci masowych na bazie wymiennych dysków lub taśm magnetycznych - możliwość wymiany nośnik

*5.

-pamięci z dostępem bezpośrednim (swobodnym) - RAM

-pamięci z dostępem cyklicznym - dwa rodzaje: z nieruchomym nośnikiem z ruchomym nośnikiem (pamięci dyskowe)

-pamięci z dostępem sekwencyjnym - taśmy magnetyczne

-pamięci z dostępem asocjacyjnym

6.

0x01 graphic

7.

Pamięci CACHE stosowane są w celu przyśpieszenia dostępu do pamięci RAM

8.

Pamięć CACHE

TAG - RAM

(Katalog Cache)

Przechowuje informacje o tym co znajduje się aktualnie w pamięci

Pamięć z danymi

Sterownik

Sprawdza czy informacja jest w pamięci Cache i organizuje współpracę z systemem.

9.

-sekwencyjnie ułożone dane w RAM

-iteracje (program wykonywany „krok po kroku”)

-przetwarzanie całych struktur danych

10.

Topologia Look-Aside

(układ konwencjonalny)

0x08 graphic
Procesor RAM

CACHE

Cechy:

-Częstotliwość pracy obu pamięci taka sama.

-Czas dostępu do RAM ulega skróceniu (dzięki szybkości CACHE).

-Magistrala pamięci RAM jest blokowana przy każdym dostępie procesora do cache.

-Stosowana do Pentium MMX włącznie (L2 umieszczona na płycie głównej).

Topologia Look-Through

(Inline Cache)

0x08 graphic
0x08 graphic
Procesor CACHE RAM

Cechy:

-Różne częstotliwości pracy pamięci (L2 taktowana inną częstotliwością niż magistrala pamięciowa).

-Procesor zanim odwoła się do RAM „szuka” danych w L1 i L2.

Topologia Back-Side

(architektura dwuszynowa)

0x08 graphic
0x08 graphic
CACHE Procesor RAM

Magistrala BSB Magistrala FSB

Cechy:

-Występują dwie magistrale:

1)CPU - RAM = FSB (Front Side Bus) - w Corei7 QPI (Quick-Path Interconnect)

2)CPU - CACHE = BSB (Back Side Bus)

-Częstotliwości magistral - niezależne.

-Możliwość wykorzystania magistrali FSB przez inne urządzenia.

-Wykorzystywana we wszystkich współczesnych rozwiązaniach (różne strategie - kompromis ekonomiczny pomiędzy rozmiarem L2 a szybkością BSB).

11.

Odwzorowanie bezpośrednie

(Direct Mapped)

Zalety:

-Łatwość określania trafień (jedno porównanie)

-Prostota konstrukcji

-Szybkość wyszukiwania informacji

Wady:

-Mała efektywność i mała elastyczność

Odwzorowanie skojarzeniowe

(Fully Associative)

Zalety:

-Składowanie dowolnej linijki RAM w dowolnym miejscu Cache (brak podziału na strony) - duża skuteczność CACHE (niezależna od ułożenia kodu programu)

Wady:

-Trudność określenia trafienia (konieczność przejrzenia całego TRAM)

-Trudność realizacji układu

Odwzorowanie selekcyjno- skojarzeniowe

(Set Associative)

Cechy:

-Połączenie zalet i eliminacja wad wcześniejszych układów

-Liczba kanałów 2 do 4

Rozmiar strony w RAM = rozmiar kanału w CACHE

12.

-Bezpośrednie - Jedno porównanie znacznika z konkretnej linijki z częścią adresu w RAM.

-Skojarzeniowe - Porównanie znaczników z wszystkich nie pustych linijek z częścią adresu w RAM.

-Selekcyjno - skojarzeniowe - Porównanie znaczników z linijek należących do określonej strony z częścią adresu w RAM

13.

1) Procesor aktualizuje dane w CACHE - Odpowiadające im dane w RAM nie są aktualizowane - Urządzenie pobiera nieaktualne dane

2) Urządzenie aktualizuje pamięci RAM - Pamięć CACHE nie jest aktualizowana -Procesor pobiera dane z CACHE

Strategie eliminacji:

-Write Trought - jednoczesny zapis do RAM i CACHE

-Write Back - zapis tylko do CACHE, aktualizacja RAM tylko w razie konieczności

-Victim Cache - L2 przechowuje wyłącznie linijki wyrzucone z L1 - uzupełnianie danych z Ram tylko do L1 (L1 i L2 przechowują zawsze różne informacje).

14.

Elementy z jednym wejściem wybierania (two-dimensional memory) - pamięć liniowa/typu 2D.

- prostsze; bardziej rozbudowany układ wybierania (dekoder wejściowy):

_ wybieranie przez podanie odpowiedniego sygnału logicznego na wejście wybierające;

_ wejścia wybierania elementów w tym samym wierszu połączone razem,

równie_ połączone są wyjścia elementów w tej samej kolumnie;

_ adres wiersza (komórki pamięci) określany za pomoc_ dekodera 1 z n;

_ wzmacniacze zapisu i odczytu na wyjściach kolumn, sterowane sygnałem R/W.

15.

- wybieranie elementu przez podanie na wejścia wybierające odpowiednich sygnałów;

- końcówki danych zwarte dla wszystkich elementów;

- wybór słowa - wybór jednego z wierszy i jednej z kolumn;

- dla słów k-bitowych stosowane k „płatów” pamięci;

- końcówki danych (zwarte dla jednego płatu) dołączone do wzmacniaczy zapisu i odczytu;

- konieczne 2 dekodery wejściowe -dla wierszy i kolumn (koder matrycowy) - uproszczenie

16.

Rozwiązanie kompromisowe - pamięci typu 2½D: elementy matrycy z jedną końcówkę

wybierania (jak w 2D), ale odczyt lub zapis tylko z wybranych kolumn:

- linie kolumn multipleksowane;

- w czasie cyklu pracy pamięci wybierany jeden wiersz i 1 element tego wiersza

dołączany do końcówki danych;

17.

· źródła błędów: zbyt duże zmiany napięcia zasilającego lub zbyt duże natężenie

promieniowania.

· Rodzaje błędów: trwałe (hard errors) i przemijające (soft errors).

· Sposób detekcji (pojedynczych) błędów np. dodanie do każdego słowa bitu

parzystości i sprawdzenie jego wartości przy odczycie [bit parzystości ma warto

1 dla nieparzystej liczby jedynek w słowie i warto 0 dla parzystej lub odwrotnie.

Sposób korekcji błędów:

zastosowanie kodu korekcyjnego, który zapewnia detekcję_ i korekcję błędów

dodane do słowa kodowego bity parzystości spełniaj określone zależności w

odniesieniu do bitów słowa, np. stanowi sumy cząstkowe poszczególnych grup

bitów porównanie na wyjściu bitów parzystości ze słowem umożliwia detekcję

błędu wraz z określeniem pozycji, na której on występuje umożliwia zatem

korekcją tego błędu.

18.

przyspieszenie dostępu do pamięci podzielonej na banki rozpoczęcie dostępu do banku i+1 zanim zakończy się cykl dostępu do banku i (dostąp z przeplotem - interleaving) realizacja przez sekwencyjne uaktywnianie banków i multipleksowanie wyjść danych z każdego banku.

Strona 1 z 5



Wyszukiwarka

Podobne podstrony:
sciaga, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Zaliczenie z ASK
arch zal, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Zaliczenie z ASK
Zegar sciaga, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Ściągi
sciaga grafika, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Ściągi
klawiatura, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Sprawozdania
kolokwium1sciaga, Studia Informatyka 2011, Semestr 2, Algorytmy i struktury danych
tabelku do kolok A, Studia Informatyka 2011, Semestr 2, Matematyka dyskretna, labolatoria Dmytryszyn
Pojęcia algorytmy, Studia Informatyka 2011, Semestr 2, Algorytmy i struktury danych, algorytmy sciag
ZAGADNIENIA EGZAMINACYJNE Z PRZEDMIOTU, Semestr 4, Architektura systemów komputerowych
Caporegime Capruzzi, Semestr 3, Architektura Systemów Komputerowych
Caporegime Capruzzi(2), Semestr 3, Architektura Systemów Komputerowych
Zagadnienia na zaliczenie, Studia UPH Siedlce, Administracja licencjat, Semestr I, Podstawy prawozna
Polimery-IM sem.V-zagadnienia na zaliczenie, Studia, AiR, SEMESTR II, TSiIW
ZAGADNIENIA NA ZALICZENIE LABORATORIUM Z KONSTRUKCJI METALOWCYH, Studia Budownictwo PB, 5 semestr, l
Zagadnienia na zaliczenie z organizacji i architektury kompu, Urządzenia techniki komputerowej (UTK)
Zagadnienia na Zaliczenie z ppoż Paulin, WSZOP INŻ BHP, VII SEMESTR, PPOŻ

więcej podobnych podstron