Sprawozdanie z laboratorium techniki cyfrowej w ZUT.
Temat ćwiczenia:
Sprawozdanie wykonał:	Zespół:	Rok:	Semestr:	Grupa:
Data:	Ocena:	Podpis prowadzącego:

SPIS TREŚCI

1. Opis ćwiczenia

2. Spis przyrządów

• Zestaw laboratoryjny ETS-5000 Digital Trainig System, S/N: 010756

• Zasilacz do zestawu Model No: DE-60-24 (bez numeru)

3. Schematy połączeń

1. Kość UCA6400 - Quadruple 2 input NAND gate

2. Kość SN74AS32N - Quadruple 2-input OR gate

3. Kość uadruple 2-input OR gate

4. Kość UCY7408 - Quadruple 2 input AND gate

5. Schemat połączeń bramek dla zminimalizowanego układu.

6. Schemat połączeń bramek dla zminimalizowanego układu w technologii NAND.

4. Rozwiązanie układu.

Rozwiązanie układu postaci
funkcji trzech zmiennych:

• Wykorzystujemy metodę minimalizacji tablicą Karnaugh (metodę graficzną):

x2
	1	0	0	1
x1	1	0	1	1
		x3




• Budujemy schemat połączeń zgodny z otrzymaną funkcją (patrz pkt. 4 w Schematy połączeń).

• Przekształcamy otrzymaną funkcję zgodnie z technologią wykonania układu (bramki NAND):




• Budujemy schemat połączeń zgodny z otrzymaną funkcją (patrz pkt. 5 w Schematy połączeń).

5. Tabele z wynikami pomiarów

Poniższe tabele przedstawiają wartości logiczne dla zmierzonych bramek logicznych wchodzących w skład badanych kości.

1. Kość SN74F04N - Hex Inverter




1

2

3

4

5

6






x	Y
0	1
1	0

x	Y
0	1
1	0

x	Y
0	1
1	0

x	Y
0	1
1	0

x	Y
0	1
1	0

x	Y
0	1
1	0




W kości sprawne były wszystkie bramki.

2. Kość SN74F32N - Quadruple 2-input OR gate




1

2

3

4






x1	x2	Y
0	0	0
0	1	1
1	0	1
1	1	1

x1	x2	Y
0	0	0
0	1	1
1	0	1
1	1	1

x1	x2	Y
0	0	0
0	1	0
1	0	0
1	1	0

x1	x2	Y
0	0	0
0	1	1
1	0	1
1	1	1




W kości sprawne były tylko bramki numer 1, 2 i 4.

3. Kość UCY7408 - Quadruple 2 input AND gate




1

2

3

4






x1	x2	Y
0	0	0
0	1	0
1	0	0
1	1	1

x1	x2	Y
0	0	0
0	1	0
1	0	0
1	1	1

x1	x2	Y
0	0	0
0	1	0
1	0	0
1	1	1

x1	x2	Y
0	0	1
0	1	1
1	0	1
1	1	1




W kości sprawna były tylko bramki numer 1,2,3.

Poniższe tabele prawdy przedstawiają realizowaną funkcję Y.

• Tabela sporządzona poprzez bezpośrednie wpisanie wartości ze wzoru funkcji.

Wartości dziesiętne kombinacji	x1	x2	x3	Y
0	0	0	0	1
1	0	0	1	0
2	0	1	0	1
3	0	1	1	0
4	1	0	0	1
5	1	0	1	0
6	1	1	0	1
7	1	1	1	1

• Tabela sporządzona zgodnie z pierwszym schematem.

x1	x2	x3	~x3	x1x2	Y ~x3+ x1x2
0	0	0	1	0	1
0	0	1	0	0	0
0	1	0	1	0	1
0	1	1	0	0	0
1	0	0	1	0	1
1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	1	1

• Tabela sporządzona zgodnie z drugim schematem (NAND).

x1	x2	x3	~(x1x2)	Y ~(x3~( x1x2)
0	0	0	1	1
0	0	1	1	0
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	1
1	1	1	0	1

6. Zestawienie, opis, interpretacja wyników

Badając kości mogliśmy zauważyć, że nie wszystkie bramki w każdej kości są sprawne. Część z nich jest przykładem dla błędu „stałej 1” (3.4), część dla „stałego 0” (2.3).

Poniżej przedstawione zostały tablice Karnaugh wraz ze zminimalizowanymi funkcjami dla zmiennych (dla poszczególnych bramek w układach).

1. Kość SN74F04N - Hex Inverter

x
0	1
1	0




2. Kość SN74F32N - Quadruple 2-input OR gate

		x1
				0	1
x2	0	0	1
		1	1	1




3. Kość UCY7408 - Quadruple 2 input AND gate

		x1
				0	1
x2	0	0	0
		1	0	1




Wykonując minimalizację metodą Karnaugh mogliśmy się przekonać, że funkcję wielu zmiennych można przekształcić w funkcję mniej złożoną, a następnie w prosty sposób dostosować do wybranej technologii.

7. Analiza metrologiczna wyników

Podczas wykonywania pomiarów nie mogły wystąpić żadne błędy związane z użytym oprzyrządowaniem. Jedyne błędy, które mogły się pojawić związane są z programem PSpice, jednakże są one dla nas niedostępne (znane lub nie jedynie twórcom oprogramowania).

8. Opracowanie problemu podane przez prowadzącego

Poniżej pokazane są układy zbudowane za pomocą programu PSpice Student w wersji 9.1.

Układ zminimalizowany:




Układ zminimalizowany w technologii NAND:




9. Wykresy

Wykresy zostały dołączone na osobnych kartkach na końcu sprawozdania (wydruki z programu PSpice).

10. Wnioski

• Nie wszystkie bramki znajdujące się w kości muszą wykonywać działania logiczne zgodne z założeniami (mogą występować błędy).

• Tabele Karnaugh pozwalają na zminimalizowanie funkcji w postaci funkcji boolowskiej.

• Za pomocą podstawowych praw algebry Boola w łatwy sposób można przejść na dowolną technologię wykonania układu.

• Wykresy czasowe pokazują częstotliwość zmian sygnału na wyjściu oraz zależność pomiędzy sygnałami wejściowymi, a sygnałem wyjściowym.

• W przypadku realizacji układu w technologii NAND program PSpice pokazał hazardy w układzie (widoczne na wykresach), takich hazardów brak w układzie realizowanym w technologii zawierającej bramki AND, OR, NOT.

7

3

14 13 12 11 10 9 8

1 2 3 4 5 6 7

GND

V_CC

•

1 2 3 4 5 6 7

14 13 12 11 10 9 8

GND

V_CC

•

14 13 12 11 10 9 8

1 2 3 4 5 6 7

GND

V_CC

•

x₁

x₂

x₃

Y

x₁

x₂

x₃

Y

---