LABORATORIUM

PODSTAWY

ELEKTRONIKI

UKŁADY KOMBINACYJNE

(BRAMKI: AND, OR, NAND, NOR, NOT)

Cel ćwiczenia

Zapoznanie się z budową i zasadą działania podstawowych funktorów (bramek) układów kombinacyjnych, jak również z metodami opisu układów kombinacyjnych. Program tego ćwiczenia ma zostać zrealizowany na praktycznym zestawieniu układów kombinacyjnych przy użyciu bramek.

Przebieg ćwiczenia

1. Zapoznanie się z zasadą działania podstawowych bramek występujących na danym stanowisku laboratoryjnym

2. Przeprowadzić analizę stanów wyjściowych dla każdej bramki

3. Zminimalizować funkcję logiczną podaną (przez prowadzącego zajęcia) w postaci sumy kanonicznej za pomocą Tablicy Karnaugha i zrealizować tę funkcję na bramkach

4. Wyniki ćwiczenia umieścić w sprawozdaniu

1. Wstęp teoretyczny.

Podstawowa bramka TTL serii standardowej 74xx.

Podstawową i powszechnie stosowaną bramką jest bramka NAND ponieważ stanowi ona system funkcjonalnie pełen, czyli jest bramką, która pozwala zrealizować dowolną funkcję logiczną.

Układ wejściowy takiej bramki stanowi tranzystor wieloemiterowy składający się z tylu tranzystorów o połączonych bazach oraz kolektorach, ile wynosi liczba wejść.

W wersji scalonej takiego układu odpowiednie obszary baz i kolektorów są także połączone, co stanowi w efekcie strukturę określaną mianem tranzystora wieloemiterowego.

Układ 7400 zawiera w swej obudowie cztery dwuwejściowe bramki NAND.

Jest to układ 14 nóżkowy.

Schemat ideowy bramki NAND przedstawia poniższy rysunek.

Stopień wejściowy bramki stanowi tranzystor wieloemiterowy T1. Tranzystor T2 jest podstawowym elementem wzmacniacza pośredniczącego (inwertera), a tranzystory T3 i T4 - stopnia wyjściowego (tzw. wzmacniacza przeciwsobnego).

Do wejść bramki są dołączone diody, które tłumią oscylacje powstałe w liniach łączących bramki w czasie ich przełączania i zapobiegają powstawaniu ujemnych napięć o wartości większej niż 0,7 V.

Wszystkie tranzystory ( poza tranzystorem T3) w tym układzie - w stanach ustalonych, czyli przy niezmieniających się sygnałach wejściowych i wyjściowych o wartościach zawartych w dopuszczalnych przedziałach - pracują w charakterze kluczy tranzystorowych ( znajdują się naprzemiennie w stanach nasycenia bądź zatkania).

Analiza bramki TTL NAND przełączanej do stanu wysokiego.

Przy napięciu wejściowym, (co najmniej jednym) o wartości odpowiadającej poziomowi niskiemu L z wejścia bramki wypływa prąd o wartości typowej 1mA. Prąd ten wpływa do elementu, z którego jest sterowana analizowana bramka. Tranzystor T1 znajduje się w stanie nasycenia. Na bazie tranzystora T2 występuje napięcie wejściowe powiększone o napięcie nasycenia (0,2 V) nasyconego tranzystora T1. Napięcie to jest wystarczające, aby wprowadzić tranzystor T2 w stan pracy aktywnej, ale jednocześnie zbyt małe, aby uaktywnić także tranzystor T4, do czego potrzeba większego napięcia. Praca aktywna T2 sprawia, że napięcie kolektora T2 równe napięciu bazy T3 maleje, co zmniejsza wysterowanie tranzystora T3, a w konsekwencji prowadzi do obniżenia napięcia wyjściowego. Jednak napięcie wyjściowe jest nadal na tyle wysokie, że bramka znajduje się w stanie H. Dla typowych napięć poziomu L napięcie bazy tranzystora T3 jest wysokie (zbliżone do Vcc = 5 V), co zapewnia dobre wysterowanie tranzystora T3 w kierunku przewodzenia. Tranzystor T3 jest w stanie przewodzenia i na wyjściu ustala się napięcie, którego typowa wartość wynosi 3,6 V.

Analiza bramki TTL NAND przełączanej do stanu niskiego.

Przy napięciach wejściowych obu wejść o wartości odpowiadającej poziomowi wysokiemu H do każdego wejścia bramki wpływa prąd o wartości
. Jest to prąd kolektora tranzystora T1 pracującego w połączeniu inwersyjnym. Złącze baza-emiter tranzystora T1 jest spolaryzowane zaporowo, a złącze baza-kolektor w kierunku przewodzenia. Prąd kolektora tranzystora T1 ma niewielką wartość.

Prąd złącza BC tranzystora T1 plus prądy wejściowe stanowi prąd wpływający do bazy tranzystora T2, który dzięki temu znajduje się w stanie nasycenia.

Cześć prądu emiterowego tranzystora T2 wpływa do bazy tranzystora T4, nasycając go. Napięcie występujące na bazie T3 jest za małe, aby wysterować tranzystor T3, który znajduje się wobec tego w stanie zatkania. Stan odcięcia tranzystora T3 uzyskujemy dzięki diodzie D1.

Konsekwencją umieszczenia diody D1 jest po prostu konieczność spolaryzowania w kierunku przewodzenia dwóch, a nie jednego złącza w celu wprowadzenia tranzystora T3 w stan aktywny. Napięcie jest zbyt małe, aby spolaryzować te dwa złącza w kierunku przewodzenia.

Na wyjściu bramki ustala się wiec stan niski L o typowej wartości napięcia 0,4 V.

Bramka NOR.

Schemat ideowy bramki NOR układu 7402 przedstawiono poniżej.

Układ 7402

Wejścia bramki stanowią dwa tranzystory jednoemiterowe T1 i T2, które sterują równolegle połączonymi tranzystorami T5 i T6. Jeżeli na dowolne z wejść (A lub B) doprowadzimy poziom wysoki, wówczas jeden z tranzystorów T5 lub T6 przewodzi, wprowadzając tranzystor T4 w stan przewodzenia, co odpowiada stanowi niskiemu na wyjściu. Jeżeli obydwa wejścia są w stanie niskim, to tranzystory T1 i T2 przewodzą, co powoduje, że są zatkane tranzystory T5 i T6 oraz tranzystor T4 i wyjście jest w stanie wysokim.

Pozostałe bramki (AND, OR i NOT).

Bramka AND ma identyczne obwody jak w bramce NAND. Schemat elektryczny bramki AND różni się jedynie od schematu bramki NAND obecnością stopnia negującego wykonanego na osobnym tranzystorze i umieszczonego przed wzmacniaczem wyjściowym. Sam układ wyjściowy w obu bramkach jest identyczny.

Podobnie jak w przypadku poprzednim wykonana jest bramka OR. A wiec jest ona zbudowana na bazie funktora NOR, poprzez wprowadzenie stopnia negującego.

Negator NOT w technice scalonej wykonuje się poprzez zwarcie wszystkich wejść bramki NAND. Wówczas sygnał wyjściowy jest zanegowanym sygnałem wejściowym.

W funkcji negatora można też użyć tranzystora pracującego jako inwerter (odwracającego fazę sygnału wejściowego o 180 stopni elektrycznych).

Minimalizacja formuły funkcji metodą tablic Karnaugha.

Budując układy cyfrowe z bramek na etapie projektowym spotykamy się często z problemem złożoności pod względem liczby bramek i liczby połączeń. Na ogół układ o najmniejszej liczbie elementów jest tańszy i bardziej niezawodny. Bardzo ważnym wiec etapem syntezy układu logicznego jest poszukiwanie postaci funkcji logicznej opisującej działanie układu o możliwie najmniejszej ilości zmiennych. Proces poszukiwania takiej postaci nazywa się minimalizacją formuły funkcji.

Szczególnie prostą i szybką w stosowaniu jest metoda minimalizacji funkcji za pomocą tablic Karnaugha, gdy liczba zmiennych minimalizowanych nie przekracza 4.

Tablicą Karnaugha nazywamy tablicę, w której wiersze i kolumny będą opisane w kodzie Graya. Taka cecha tablicy Karnaugha umożliwia tzw. sklejanie ze sobą nadmiernych zmiennych.

Tworzenie kodu Graya, którym opisuje się tablicę Karnaugha przedstawiają poniższe przykłady.

Przykłady tablic dla odpowiedniej liczby zmiennych przedstawiają poniższe rysunki. Każde pole tablicy odpowiada jednej kombinacji wartości zmiennych wejściowych. Dlatego dogodną postacią zapisu funkcji do utworzenia odpowiadającej jej tablicy Karnaugha jest tablica wartości funkcji.

Proces minimalizacji za pomocą tablic składa się z trzech etapów. Etap pierwszy polega na przygotowaniu tablicy dla danej liczby zmiennych i wpisaniu w jej pola wartości funkcji. Następnie należy narysować obwiednie (połączyć w grupy - skleić) możliwie największych obszarów, które obejmują wyłącznie jedynki (dla postaci alternatywnej - sumy), albo wyłącznie zera (dla postaci koniunkcyjnej) sąsiadujące ze sobą.

Jeżeli w dwóch sąsiednich polach wypełnionej tablicy znajdują się jednakowe symbole ( 0 lub 1 ), to odpowiadające tym jedynkom (zerom) pełne iloczyny (pełne sumy) można skleić - co odpowiada usunięciu litery, która w ramach sklejanej grupy zmienia swą wartość.

Gdy zakreślane pola zawierają jedynki, wówczas zamiast odpowiadającego im wyrażenia

można przyjąć A. Natomiast, gdy zawierają zera, wówczas zamiast
można przyjąć B. Wzięcie grupy jedynek lub zer złożonej z czterech pól elementarnych usuwa kolejną literę z jej opisu. W stosunku do pełnego iloczynu (pełnej sumy) opis takiej czwórki będzie zawierał o dwie litery mniej. Generalnie, każde zwiększenie zakreślanej grupy zmniejsza opis tej grupy o jedna literę.

Przykłady sklejeń w tablicach czterech zmiennych.

Zakreślenia należy dokonywać zgodnie z następującymi zasadami:

• liczba pól elementarnych łączonych ze sobą musi być potęgą liczby 2.

• łączone pola muszą być polami sąsiadującymi ze sobą.

• połączone pola muszą mieć kształt symetryczny względem swych osi. (kwadraty lub prostokąty).

Jeśli w tablicy występują miejsca, gdzie funkcja nie jest w pełni określona to pola elementarne zawierające takie miejsca można łączyć z jedynkami albo zerami. Takie dołączenie pozwala zazwyczaj zakreślić większą grupę.

Należy pamiętać, że przeciwległe krawędzie tablicy można uważać za jedną linię oddzielającą sąsiadujące ze sobą pola.

Trzeci etap procesu minimalizacji zawierać będzie następujące kroki:

• wybór do zakreślania zer lub jedynek. Decyzja uzależniona jest od posiadanych elementów. Jeżeli elementy nie wprowadzają ograniczeń, to należy łączyć w grupy te symbole, które dają prostsze rozwiązanie.

• zakreślenie wybranego rodzaju symboli w możliwie największe grupy, przy minimalnej liczbie tych grup

• wyodrębnione w tablicy grupy opisuje się funkcją w postaci normalnej, redukując wyrażenia o sklejone grupy.

Przykład.

1. Układy badane.

Bramka AND

Wyznaczona tablica prawdy

Symbol

Otrzymane przebiegi sygnałów wejściowych i wyjściowych.

A

B

A*B

Układ scalony 7408.

Bramka NAND

Wyznaczona tablica prawdy

Symbol

Otrzymane przebiegi sygnałów wejściowych i wyjściowych.

A

B

Układ scalony 7400.

Bramka NOR

Wyznaczona tablica prawdy

Symbol

Otrzymane przebiegi sygnałów wejściowych i wyjściowych.

A

B

Układ scalony 7402.

Bramka OR.

Wyznaczona tablica prawdy

Symbol

Otrzymane przebiegi sygnałów wejściowych i wyjściowych.

A

B

A+B

Bramka została zbudowana z bramki NOR (7402) oraz inwertera NOT (7404)

Inwerter NOT

Wyznaczona tablica prawdy

Symbol

Otrzymane przebiegi sygnałów wejściowych i wyjściowych.

A

Układ scalony 7404.

Realizacja bramek AND, OR, NOR i NOT za pomocą bramek NAND (7400)

AND

OR, NOR

NOT

2

A+B

B

A

---