AKADEMIA PODLASKA w SIEDLCACH WYDZIAŁ NAUK ŚCISŁYCH			IMIF
IMIE I NAZWISKO		NR INDEKSU	2 Grupa:
Mateusz Dybciak		72525
1 Nr ćwiczenia	13.03.2013 Data wykonania	Ocena	Podpis

Spis urządzeń.

1. Generator DF1731SB3A

2. Generator funkcyjny DF1642B

3. Sonda z pulsatorem

4. Płytka doświadczalna

5. Komputer z programem PSPICE Student

W technologii cyfrowej układy komunikują się dwoma stanami logicznymi, tzn. "1" lub "0". Do "1" i "0" są

przyporządkowane określone poziomy napięć. Działanie układów jest oparte na systemie dwójkowym, czyli

takim, w którym liczenie opiera się na 2. W systemie dziesiętnym liczenie opiera się na 10.

L - stan niski - 0 odpowiada napięciu 0-0,4V

H - stan wysoki - 1 odpowiada napięciu 5V

Sygnał cyfrowy charakteryzują dwa stany napięcia:

- wysoki poziom VH

- niski poziom VL

wysoki oznaczona się jako "1", a poziom niski jako "0". Stąd pochodzi nazwa sygnał cyfrowy.

VH = 1

VL = 0

Tablica prawdy - jest to (najczęściej) tabela, która ukazuje jak przy danych stanach logicznych ustawionych na

wejściach bramki będzie ustawione wyjście bramki.

Stan logiczny - w bramkach logicznych można spotkać się z dwoma możliwymi stanami: jedynką logiczną "1"

lub zerem logicznym "0". W najpopularniejszej technologii TTL sygnałowi "1" odpowiada napięcie ok. +5V, a

sygnałowi "0" napięcie bliskie 0V

Badanie układu UCY-7400 (badanie bramki NAND)

Przedstawiony układ UCY-7400 składa

się z 4 bramek NAND (zanegowane

bramki AND)

Odpowiednio końcówki o numerach

3,6,8,11 są wyjściami bramek, końcówki

1 i 2, 4 i 5, 9 i 10, 12 i 13 są

odpowiednio wejściami do

poszczególnych bramek, końcówka 7

oznacza masę (minus) zasilania a 14 plus

zasilania

Schemat z programu pSpice Student:

Parametry

Sygnal_1 - 10Hz

Sygnal_2 - 20Hz

Wykres:

Z powyższego wykresu widzimy ze czas trwania okresu wyjściowego (OUT) wynosi 0,1

sekundy (wiec częstotliwość fout=10Hz). Widzimy także ze 2 sygnały wejściowe

przepuszczone przez jedną bramke NAND są ściśle związane z charakterystyką sygnału

wyjściowego. Możemy wyróżnić dwa stany sygnału wysoki i niski, jeżeli wysokiemu

sygnałowi przyporządkujemy 1, a niskiemu 0. To łatwo zauważyć pewną własność związaną

z prawami algebry Bool'a, bramka NAND działa na zasadzie (w sensie algebry Bool'a) na

negacji koniunkcji sygnałów wejściowych ~(p  q)

Sygnał_1		Sygnał_2		OUT
0		0		1
0		1		1
1		0		1
1		1		0
p		q		~(p^q)
0		0		1
0		1		1
1		0		1
1		1		0

Powyższe tabela wartości są identyczne.

Sprawdzanie działanie układu UCY 7400 (w teorii obsługujemy jedną bramkę NAND)

Zbudowaliśmy układ jak na poniższym schemacie.

Do złącza nr 1 doprowadzimy sygnał stały (napięcie stałe w czasie) a na złacze nr 2

dołączamy sygnał prostokątny z generatora gdzie jego częstotliwość wynosi 10 Hz.

Całą operacje możemy obserwować przy pomocy trzech diod LED D1, D2 i D3. Podczas

eksperymentu dioda D1 paliła się cały czas, dioda D2 migała (współczynnik wypełnienia

wynosił 50%). Zachowanie diody D3 zależało od tego czy przez diode D2 przepływał prąd

czy nie. D3 zapalała się gdy D2 gasła, a gasła gdy dioda D2 zapalała się. Jeżeli zjawisko

świecenia się diody przedstawimy jako 1, a zjawisko nie świecenia jako 0 otrzymamy

Tabelę która przedstawia zachowania adekwatne do opisanych powyżej przy obsłudze bramki

NAND i zależności do algebry Bool'a

Dl	D2	D3
1	0	1
1	1	0

Wykres przy częstotliwości sygnału 1 Hz wychodzącego z generatora funkcyjnego.

Badanie układu UCY 7402 (badanie działania bramki NOR)

Przedstawiony obok układ UCY 7402 składa się z

czterech dwuwejściowych bramek NOR

(zanegowane OR), nóżki o nr 2,3 i 5,6 i 8,9 oraz

11,12 są jakby wejściami do bramek numery

1,4,10,13 są wyjściami z bramek 14 zasilanie

układu a 7 oznacza masę

Schemat z programu pSpice Student

Parametry

Sygnal_1 - 10Hz

Sygnal_2 - 20Hz

Wykres:

Analogicznie jak przy omawianiu bramki NAND jeżeli stanowi wysokiemu sygnału

przyporządkujemy 1 a stanowi niskiemu przyporządkujemy 0 to dojdziemy do wniosku, że

działanie bramki NOR jest po prostu negacją alternatywy dwu składowych co można

przedstawic w tabeli

Sygnał_1	Sygnał_2		OUT
0	0		1
0	1		0
1	0		0
1	1		0
p			q		~(pvq)
0			0		1
0			i		0
1			0		0
1			1		0

Obserwacje: Dioda D3 migała, D2 paliła się cały czas a D1 w ogóle się nie zapalała, można to

wytłumaczyć powołując się na tabelkę u góry tej strony, dioda D1 zapaliła by się gdyby przez

obydwa wejścia bramki przechodziły sygnały niskie, w praktyce w tej specyfikacji ćwiczenia

jest to nie możliwe gdyż wejście 2 otrzymuje sygnał wysoki stały w czasie a nie jak wejście 3

które otrzymuje sygnal z generatora funkcyjnego o charakterystyce prostokątnej.

Jeżeli analogicznie jak wcześniej przyporządkujemy stany

wysoki=1 a niski=0 to otrzymamy tabelkę przedstawiającą

poszczególne stany pracy bramki

D3	D2	Dl
1	1	0
0	1	0

---