190 191

190

upakowania elementów, stosuje się raczej komórki jednotnnsyitorowe (rys. 5„75b), w których informacja zapamiętywana jest w postaci ładunku Jednego kondensatora uformowanego Jako odpowiednia struktura 1108. Komórka taka, wyposażona w jeden tranzystor sterowany linią wyboru wlerssa i jedną linią bitową, wymaga dość złożonych układów odczytu, saplsu oraz odświeżania. Prostota komórki umożliwia jednak uzyskanie pamięci o pojemności I6k w jednej standardowej obudowie.

Komórka dynamiczna zasilana jest- impulsowo poprzez linie bitowe w czasie zapleu, odczytu i odświeżania, przy czym dostarczana energia uzupełnia tylko etraty wynikające z prądów upływu. W rezultacie moc rozpraszana przez scalone pamięci dynamiczne Jest około 10-krotnla mniejsza w porównaniu ze statycznymi, czyli wynosi około 0,01 mB/bit. Pamięci dynamiczne są również szybsze od statycznych MOS, ustępując pod tym względem Jedynie pamięciom bipolarnym. Wadą. pamięci dynamicznej jest konieczność stosowania specjalnych kontrolerów odświeżania oraz większa liczba napięć zasilających.

5.10.3. Schemat blokowy pamięci RAM

Zależnie od pojemności i organizacji pamięci (słowa czy pojedyncze bity) oraz budowy komórki, możliwe są różne konfiguracje układów dekodujących adresy, wzmacniających i sterujących. Istnieje więc szereg różnych schematów blokowych nawet dla pamięci o identycznej pojemności, organizacji i typie komórki (statyczna, dynamiczna). Pomijając jednak szczegóły realizacyjne, każda pamięć zawiera pewna typowe zespoły ułatwiające Jaj współpracę z innymi układami cyfrowymi, najczęściej w standardzie TTL.Dla przykładu, na rys. 5¹76 przedstawiony Jest schemat blokowy statycznej pamięci MOS o organizacji 1024 z 1 (RAM 2102A firmy Intel).

wanta zapisem. Gdy j^jśoie R/V (zapie/odczyt) jest w stanie H,działa wzmao-niacz odczytu wybrany dekoderem kolumn, przesyłając informację do trój-stonowego bufora wyjściowego, sterowanego sygnałem CS (Chip Select).Obecność tego bufora ułatwia ekspansję pamięci) zostało to szczegółowo omówione w punkcie poświęconym pamięciom stałym ROK.

W pamięciach zorganizowanych w słowa wzrasta liczba wejść i wyjść układu scalonego. Aby ten wzrost ograniczyć, czasami te same wyprowadzenia pełnią rolę wejść 1 wyjść, zależnie od sygnału R/W.^Z kolei wzrostowi liczby wejść adresowych w pamięciach o dużej pojemności przeciwdziała się przez wyposażenie pamięci w dwa rejestry buforowe - dla bitów adresowych związanych z dekoderami III- ładowane kolejno poprzez te same wejścia adresowe .

Większość pamięci wytwarzanych jest jako statyczne lub dynamiczne pamięci MOS, o pojemności od 1k do 64k (dane z lipca 79) • Pamięci ML mają pojemności od kilkunastu bltćw do 1k, lecz czasy dostępu o rząd wielkości krótsze i nieraz specjalną budowę (register flles) umożliwiającą jednoczesny zapis nowej informacji w komórce aktualnie odczytywanej. Wykorzystywane są więc np. jako tzw. pamięci notatnikowe (scratch pad memory) do przechowywania wyników pośrednich w urządzeniach liczących.

Na rys. 5.77 zestawiono pamięci RAK serii 74 oraz pamięci statyczne i dynamiczne MOS produkowane przez firmę Intel.

TM	tftOANIZACJA	WYJŚCIE	IZMAC2EWA
	« • >.	K	TAH.TATOO
	K‘A	TS	TA IM
awourna RAM	W»l ISiM	U U	7A100,7AM1, 7AM2 7ATM
	HS»A	TS	7AII7,7AtO*
	IR* i	K	TAMA , TA315
	1k * 1	TS	7A11A , 7AII5
	m> a	TS	!IOU,l1lUtT1(TA
STATłCltU	1RM	TS	2I02A
MOS	IR «A	TS	!I1A. HAT
RAM	AR M	TS	IlAt.IlAT
	IR M	TS	ttts
WNAMICINA	Ak»l	TS	I10AA , 110TC
MOS	IRM	TS	1101 , ItOł
RAM	ltk*1	TS	tm. tin
NMAHICUtt REJESTR	!k	n	1WS
UttAKUlAMJOT MOS	? *1k	TS	TAOI

Rys. 5.77. Typowe pamięci zapis/odczyt

5.10.4. Inne rodzaje pamięci

Oprócz opisanych pamięci z dostępem swobodnym (RAM), w różnych układach cyfrowych zachodzi czasem potrzeba zastosowania pamięci o innym rodzaju dostępu. Omówimy krótko trzy takie pamięci, pomijając tzw. pamięć

1

Ry3. 5-.7S¹• Schemat blokowy pamięci 2102A (Intel)

Komórki matrycy 32 z 32 Wybierane są wierszami. Każda kolumna ma własne wzmacniacze zapisu 1 odczytu sterowane przez dekoder I i układ stero-