A 1

A 1



91


Komunikacja procesora z innymi elementami architektury komputera

Architektura MPP

Model z pamięcią rozproszoną ma wiele zalet. Pozwala między innymi na łączenie ze sobą dowolnie wielu bloków procesorowych"1 (rysunek 1.22). Stąd tez wywodzi się określenie dobrze charakteryzujące ten styl podejścia do systemów mulliprocesoro wych: Massive Parallel Processing (MPP). Poszczególne moduły połączone są ze sobą pi zez specjalne magistrale (np. GTL+) lub adaptowane do tego celu rozwiązania sieciowe.

Rysunek 1.22.

Architektura MPP systemu

muhiprocesorowego


CPU

CPU

CACHE

CACHE

L

L

!

\

PAMIĘĆ

s

ZŁĄ

CZE


CPU

CACHĆ


CPU

CACHE


PAMIĘĆ


\

ZŁĄCZE


Magistrala połączeniowa


T *

Równoległe połączenie setek lub nawet tysięcy procesorów prowadzi do osiągnięcia fenomenalnej mocy obliczeniowej, która może jednak być wykorzystana jedynie w nielicznych przypadkach. Stopień w jakim dana aplikacja czerpie korzyści z architektury MPP zależy w ogromnym stopniu od stylu programowania. Konieczność częstej komunikacji między procesorami pochłania moc obliczeniową i blokuje wspólną magistralę.

Cały proces obliczeniowy musi więc być rozpisany na wątki operujące na niezależnych danych. Nie każda aplikacja poddaje się takim zabiegom. Już sama specyfika danego zagadnienia może wykluczyć taką możliwość. Pierwsza z brzegu duża baza danych jest lego najlepszym przykładem Decyduje lu czas dostępu do ogromnych plików dyskowych, którego nie zmniejszy wzbogacenie systemu o kolejnych 100 procesorów. Samo przetwarzanie rekordu jest zwykle ułamkiem tego czasu. Dobrym materiałem do przetwarzania równoległego są natomiast numeryczne obliczenia inżynierskie i naukowe, gdzie występuje zwykle bardzo intensywne przetwarzanie małej liczby danych.

Systemy mulliprpcesorowe w konfiguracji MPP można najczęściej spotkać w centrach komputerowych ośrodków uniwersyteckich niż w ośrodkach obliczeniowych banków.

W literaturze angielskojęzycznej używa się w tym nuciscu terminu Nodes (węzły).


Wyszukiwarka

Podobne podstrony:
A5 15 Komunikacja procesora z innymi elementami architektury komputeraTabela 1.1. Rodzina procesoró
A7 17 Komunikacja procesora z innymi elementami architektury komputera a ściślej w liczbie wyprowad
A3 53 Komunikacja procesora z innymi elementami architektury komputera standardu EISA jest kompatyb
A5 55 Komunikacja procesora z innymi elementami architektury komputera MCA jest ukierunkowana wyraź
A9 59 Komunikacja procesora z innymi elementami architektury komputeraMagistrala PCI (Peripherial C
A5 65 Komunikacja procesora z innymi elementami architektury komputera W fazie przekazywania danych
A3 73 Komunikacja procesora z innymi elementami architektury komputera Do gniazd doprowadzone są ws
A5 85 Komunikacja procesora z innymi elementami architektury komputera Na przykład wartość FFFFFFOl
A9 89 Komunikacja procesora z innymi elementami architektury komputera bity 7-2 określają numer pod

więcej podobnych podstron