Image120

4.3. Układy rejestrowe i pamięci

4.3.1.    Rejestry

4.3.1.1.    Wprowadzenie

Rejestrem nazywamy układ służący do przechowywania informacji. Ze względu na sposób wprowadzania i wyprowadzania informacji rejestry dzielą się na:

—    szeregowe, umożliwiające szeregowe wprowadzenie i wyprowadzenie informacji, tzn. kolejno, bit po bicie,

—    równoległe, umożliwiające równoległe wprowadzenie i wyprowadzenie informacji jednocześnie do wszystkich i ze wszystkich pozycji rejestru,

—    szeregowo-równoległe, umożliwiające szeregowe wprowadzenie i równoległe wyprowadzenie informacji.

—    równoległo-szeregowe, umożliwiające równoległe wprowadzenie i szeregowe ' wyprowadzenie informacji.

Rejestry szeregowe charakteryzują się możliwością przesuwania wprowadzonej informacji bądź w prawo albo w lewo (rejestry jednokierunkowe), bądź też zarówno w prawo, jak i w lewo (rejestry dwukierunkowe, inaczej zwane rejestrami rewersyjnymi). Z zespołu rejestrów równoległych budowane są często tzw. pamięci buforowe, służące do przechowywania informacji podawanej w sposób równoległy. Bufory pośredniczą najczęściej między jednostkami cyfrowymi, działającymi z różnymi szybkościami.

4.3.1.2. Układy równoległego wprowadzania i wyprowadzania informacji z rejestru

Sposoby równoległego wprowadzania informacji do rejestru są przedstawione na rys. 4.61.

W przypadku asynchronicznego wprowadzenia informacji do rejestru, jeżeli dostępne są tylko pozycje A₀, A₁ ... A_n każdego bitu informacji, należy przed podaniem sygnału przepisującego X — 1 wyzerować rejestr (rys. 4.64a) lub zastosować układy jak na rys. 4.61b, c, d, w których zerowanie rejestru przed wprowadzeniem informacji jest niepotrzebne. Rysunek 4.61e ilustruje sposób wprowadzenia informacji równoległej do rejestru bez uprzedniego zerowania go (jednak rejestr może być zerowany).

Na rysunku 4.62 przedstawiono sposób równoległego wprowadzania informacji z czterech źródeł, a na rysunkach 4.63 -f- 4.66 przedstawiono cztery sposoby równoległego wyprowadzenia informacji z rejestru. Układy, których schematy ideowe przedstawiono na rys. 4.63 i 4.64 umożliwiają wyprowadzenie informacji w postaci zanegowanej (X = 1) lub nie zanegowanej (X = 0). Układy, których schematy ideowe przedstawiono na rys. 4.65 i 4.66, oprócz możliwości wyprowadzania informacji w postaci zanegowanej i nie zanegowanej umożliwiają, przy pewnych kombinacjach zero-jedynkowych na wejściach X, Y, uzyskanie na wyjściach Wy_t ... Wy_n stanów 11 ... 1 (rys. 4.65) lub stanów

130