Image174

Image174



Przegląd typowych pamięci ROM    Tablica 4.13

Typ pamięci

Firma

Pojemność

(organizacja)

Czas dostępu

lec mai

[mA]

6230/6231-2

Monoiithic

Memories

32x 8 bity

50

125

6200/6201-1

93457/93467

Monoiithic

Memories

Fairchild

256x4 bity

45

125

82 S214

Signetics

256x8 bitów

60

175

5205/6206-1

Monoiithic

Memories

512x4 bity

60

130

82 S215 6240/6241-1

93432/93442

Signetics

Monoiithic

Memories

Fairchild

512x8 bitów

90

170

6250/6251-1

Monoiithic Memoi ies

1024 x 4 bity

60

175

6282/6283-2

93456/93464

Monoiithic

Memories

Fairchild

1024x8 bitów

55

45

170

170

6275/6276-1

Fairchild

2048 x 8 bitów

110

190

programowane przez użytkownika. Pamięci PROM są stosowane najczęściej w urządzeniach prototypowych, dlatego są najczęściej odpowiednikami produkowanych pamięci ROM. Większość pamięci stałych, programowanych przez użytkownika jest również wykonywana w technologii TTL-S. Czas dostępu, w zależności od pojemności pamięci i organizacji logicznej, wynosi 30 -r- 90 ns. Pamięci te charakteryzują się pojemnością wynoszącą 32 -r- 2048 słów cztero-lub ośmiobitowych. Pamięci PROM są wykonywane najczęściej w dwu wersjach— z wyjściami trójstanowymi lub z wyjściami typu otwarty kolektor. Pamięci te na etapie produkcji mają zapisane zera lub jedynki. Programowanie zawartości pamięci przez użytkownika polega na przepaleniu prądem określonych połączeń wewnątrz matrycy pamięci. Połączenia te są wykonywane z krzemu polikrystalicznego w postaci rezystorów nichromowych lub odpowiednio przewężonych ścieżek łączących emitery tranzystorów matrycy pamięci z liniami bitowymi. Przy połączeniach nichromowych wymagane jest stosowanie wysokich napięć podczas operacji programowania, natomiast przy połączeniach z krzemu polikrystalicznego napięcie wysokie nie jest konieczne.

Na rysunku 4.134 przedstawiono typową komórkę pamięci PROM. Wybranie słowa 0 powoduje przewodzenie wieloemiterowego tranzystora TO. Emitery tranzystora są dołączone do linii bitów poprzez nichromowe połączenia 5 o grubości około 20 nm. W celu zaprogramowania poszczególnych bitów w słowie (zapisane są same zera) należy wybrać słowo przez podanie odpowiedniego adresu, natomiast do wyjść 0 -=- N, które mają być zaprogramowane w stan 1, należy podać napięcie o wartości takiej, aby komparator w układzie sterującym

184


Wyszukiwarka

Podobne podstrony:
Tablica 12 Typowe konstrukcje nawierzchni asfaltowych WMS o trwałości 20 lat. Typ F Tablica 13 Typow
Tablica 40.1. Ogniwa stacyjne kwasowe z płytami JA i JB w otwartych naczyniach szklanych, wg [40.13]
CCI20090225014 .. ^rrr-,    ± Tablica 13. Typowe konstrukcje nawierzchni podatn
2termin2004zima zad1 UCYF 9.02.04 Zad 1. Automat o podanej tablicy przejść zrealizować na pamięci RO
DSCF1078 Tablica 13. Typowe konstrukcje nawierzchni podatnych. Typ D Grubość warstwy ścieralnej nale
25096 katalog (9) Ud o Tablica 13. Typowe konstrukcje nawierzchni podatnych. Typ D Typ KRI Kategoria
Tablica 40.1. Ogniwa stacyjne kwasowe z płytami JA i JB w otwartych naczyniach szklanych, wg [40.13]
Image120 4.3. Układy rejestrowe i pamięci 4.3.1.    Rejestry 4.3.1.1.
Image140 Rys. 4.87. Pamięć składająca się z zespołu rejestrów równoległych150
Image160 kości działania. Pamięci wykonane w technologii ECL o pojemności 1 kbita cechują się czasem
Image164 Projektowanie bloków pamięci Układy pamięci można w prosty sposób łączyć w bloki pamięci o

więcej podobnych podstron