uklady logiczne 18
Bramko TTl z otwartym kolektorem
Bramka CMOS
l\fco=5V!)
=o—
Bramka CMOS Bramka TTL (Vco=SV!)
Rys. 18
Połączenie bramek TTL i CMOS jest możliwe przy zachowaniu takiego samego napięcia zasilania
Wyszukiwarka
Podobne podstrony:
uklady logiczne 20 Analogowe wejścia/wyjścia Elektroniczny przełącznik CMOS. Za pomocą takiego obwod
uklady logiczne 11 Rys. 11 Schemat obwodu bramki TTL (NAND) z otwartym kolektorem na wyjściu
uklady logiczne 9 Rys. 9 Niskie napięcie nasycenia diod Schottkyego zapobiega w bramkach TTL-S i TTL
Image102 Bramka z otwartym obwodem kolektora Bramka z otwartym obwodem kolektora różni się od typowy
Slajd18 (111) Układy z otwartym kolektorem k i Jeśli w układzie ilustrującym dział
11. Bramka OC. iak ie łączyć, warunki na wartość rezystancji Bramki OC są to bramki z otwartym kolek
uklady logiczne 2 Rys. 2 Bramka NAND zbudowana z dwóch tranzystorów. Wyjście A przechodzi
uklady logiczne 3 ♦5V ♦5VRys. 3 Bramka NOR z dwóch tranzystorów. Punkt A przejdzie w stan niski tylk
uklady logiczne 8 o*5V Rys. 8 W bramkach z serii 74L zastosowano rezystory o większej rezystanc
Bramki z otwartym kolektorem/drenem (OC, OD) na wyjściu. Bramka OC przejawia aktywność gdy na jej wy
Image518 Układy translatorów sygnałów MOS/TTL i TTL/MOS Układy translatorów sygnałów TTL/MOS W pamię
Image526 Układy translatorów sygnałów MOS/TTL Wyjścia układów MOS różnią się między sobą w zależnośc
Slajd35 (104) -4- + * pOtQC2«rv tt proęromov*orvfr * potoczni %*Qk9 Programowalne układy logiczne:
więcej podobnych podstron