uklady logiczne 6
00 01 Q2 03
Rys. 6 Z czterech
przerzutników można zbudować licznik czterobitowy
zegarowe)
|
Impuls: |
0 |
I |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 16 |
|
Q0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 0 |
|
Qi |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 0 |
|
02 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 0 |
|
Q3 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 0 |
Wyszukiwarka
Podobne podstrony:
l.Alfabet: AĄBCĆDEĘFGHIJKLŁMNŃ O... Ż 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19..
P190409 00[01] (Medium) Ciężkość pracy M 1 Lekka 0,4-1 03 Umiarkowanie
Poniedziałek 01-03-2021 8:00 Wtorek 02-03-2021 Środa 03-03-2021 Czwartek 04-03-2021 Piątek
Vll.1. CHEMIA 08.1 II FILOZOFIA PRZYRODY 1 08.1 - 03 - 00 - A/01 02, 30 W, 30
uklady logiczne 10 o»5V Rys. 10 Wieloemiterowy tranzystor wejściowy w bramce NAND można przedst
uklady logiczne 11 Rys. 11 Schemat obwodu bramki TTL (NAND) z otwartym kolektorem na wyjściu
uklady logiczne 12 Rys. 12 Przerzutnik Schmitta wytwarza sygnał cyfrowy z sygnału analogowego
uklady logiczne 15 Eo-MP I Kanał typu p aJrf -°Q Kanał łypu n felGND.Masa)Rys. 15Obwód inwertera CMO
uklady logiczne 18 Bramko TTl z otwartym kolektorem Bramka CMOS lfco=5V!) =o— Bramka CMOS Bramk
uklady logiczne 1 Rys. 1A Realizacja funkcji OR za pomocą dwóch wyłączników i żarówki. Żarówka A zaś
uklady logiczne 2 Rys. 2 Bramka NAND zbudowana z dwóch tranzystorów. Wyjście A przechodzi
uklady logiczne 8 o*5V Rys. 8 W bramkach z serii 74L zastosowano rezystory o większej rezystanc
uklady logiczne 9 Rys. 9 Niskie napięcie nasycenia diod Schottkyego zapobiega w bramkach TTL-S i TTL
rys 3 10b Rysunek 3.1 Ob. Układy logiczne realizujące tryb stronicowania
10122 skanuj0049 (16) 78 B. Cieślar 00 01 Obliczenie wydłużeń lin 0,0104 m = 1,04 cm; 0,0036 m = 0,3
więcej podobnych podstron