088 4

172

6.3. Projektowanie układów sterujących w postaci rozdzielaczy warunkowych

W technice układów cyfrowych, mianem rozdzielacza określa się wielowyjściowy układ, na którego kolejnych wyjściach, w rytm impulsów zegarowych, pojawia się cyklicznie stan jedynki logicznej (tzn. w danym momencie występuje ona tylko na jednym wyjściu). Tego typu rozdzielacz można nazwać bezwarunkowym.

Jeśli natomiast rozdział impulsów wyjściowych jest uzależniony od spełnienia pewnych warunków, wówczas mamy do czynienia z rozdzielaczami warunkowym i.

W niniejszym rozdziale przedstawimy metody projektowania układów sterujących w postaci tzw. prostych rozdzielaczy warunkowych o stanach wewnętrznych kodowanych kodem “1 z k" oraz w postaci różnych typów rozdzielaczy warunkowych o stanach kodowanych naturalnym kodem dwójkowym, w tym rozdzielaczy typu Moore'a i Mealy’ego dla tzw. liniowych sieci działań oraz rozdzielaczy Moore’a dla dowolnych sieci działań.

Wszystkie przedstawione tu rozwiązania będą miały postać układów synchronicznych (zgodnie z tytułem całego rozdziału). Można spotkać również rozdzielacze asynchroniczne (51 ale ze względu na dużo mniejszą uniwersalność są one znacznie rzadziej stosowane.

6.3.1. Proste rozdzielacze warunkowe

Mając określoną sieć działań projektowanego układu, należy w niej nanieść stany wewnętrzne (według wersji Moore’a albo Mealy’ego). Dalsza część procedury projektowej opiera się na dwóch założeniach:

a)    stany wewnętrzne koduje się w kodzie "1 z k" (k - liczba stanów), zatem każdemu stanowi odpowiada jeden przerzutnik (najlepiej typu D).

b)    istnieje ścisłe przyporządkowanie podstawowych elementów sieci działań ich układowym odpowiednikom, tak jak przedstawiono na rys. 6. 12.

Znając powyższe reguły przyporządkowania, można bezpośrednio narysować schemat logiczny układu. Na podstawie rys. 6.12 można stwierdzić, że w układzie jest tyle przerzutników ile istnieje stanów

sieci

działań ich układowym odpowiednikom