128

ROZDZIAŁ 6 M Mikroprocesory

UWAGA

W architekturze DIB kontroler pamięci zintegrowany jest z chipsetem płyty gtównej, w architekturze mikroprocesorów AMD — z procesorem.

magistralach równoległych. AMD wykorzystuje magistralę LDT do komunikacji procesora z chipsetem, zastępując w ten sposób wysłużoną FSB. Hyper Transport umożliwia transfer w trybie full-duplex, czyli pozwala na jednoczesne wysyłanie i odbieranie danych, co niweluje opóźnienia w transmisji. Mimo że LTD jest magistralą szerego] wą, jej architektura pozwala na łączenie kilku szeregowych kanałów w większe grupy a tym samym na poszerzenie możliwości transferowych magistrali.

Magistrala QPI (Intel)

Ograniczenia architektury DIB zmusiły firmę Intel do opracowania nowego rozwiązać nia, które byłoby odpowiedzią na zastosowanie Hyper Transport przez firmę AMEU Wraz z wprowadzeniem mikroprocesora Intel Core i7 leciwą FSB zastąpiono szeren gową magistralą QPI (ang. Quick Path Interconnect) cechującą się dużą wydajnością i małymi opóźnieniami. Podobnie jak LDT, magistrala firmy Intel jest rozwiązanie™ szeregowym, pełnodupleksowym typu punkt-punkt, opartym na architekturze magistrali PCI Express.

Dzięki zintegrowaniu kontrolera pamięci z procesorem (ang. Integrated Memory Con-troller, IMC) przestarzałą FSB można było zastąpić szybkim rozwiązaniem szeregoj wym. QPI pozwala połączyć procesor z chipsetem płyty głównej, ale jej specyfikacja, została tak opracowana, aby można było ją wykorzystać do łączenia także innyca komponentów i urządzeń.

6.2.2. Magistrala adresowa

Zanim mikroprocesor pobierze lub zapisze dane, musi poinformować pamięć RAM. z których komórek pamięci będzie chciał skorzystać. Do adresowania pamięci opera-] cyjnej służy specjalny zestaw ścieżek określany mianem magistrali adresowej (an^ address bus). Znając szerokość magistrali adresowej, możemy określić, z jaką ilości# pamięci może współpracować mikroprocesor.

Budowa matrycowa pamięci DRAM powoduje, że każda komórka ukryta jest pod adJ resem oznaczonym przez numer wiersza i kolumny (adresowanie pamięci przypomina w dużym uproszczeniu grę w statki). Aby wykonać operację na konkretnej komórctj mikroprocesor za pomocą wyznaczonych ścieżek przesyła adres. Biorąc pod uwa.sd dwójkowy charakter przesyłanych danych, można łatwo wywnioskować, że na przv-j kład dwubitowa magistrala adresowa pozwala na zaadresowanie tylko czterech komo-] rek (2² — kombinacje 00, 01, 10, 11).