CCF20090106002

3. Korzystając z kodu A-HDL zapisu rejestru 4 - bitowego utworzyć na poziomie strukturalnym rejestr 32 - bitowy.

•    Przeprowadzić symulację układu

•    Narysować schemat

•    Wygenerować kod projektu -- 4-bit parał lei load register with asynchronous reset

-    CLK: in STD_LOGIC;

-    ASYNC: in STD_LOGIC;

-    LOAD: in STDJLOGIC;

-    DIN: in STDJLOGIC_VECTOR(3 downto 0);

-    DOUT: out STD_LOGIC_VECTOR(3 downto 0);

process (CLK, ASYNC) begin

" if ASYNC-L then

DOUT <= "0000"; elsif CLK-L and CLK'event then if LOAD-L then

DOUT <= DIN;

end if;

end if; cnd proccss;

4. Korzystając z zapisu w kodzie A - HDL komórki pamięci jak w pkt.l zmodyfikować kod tak aby umożliwić realizację rejestru uniwersalnego 64 - bitowego.

•    Z wejściem szeregowym, wyjściem szeregowym, z wpisem równoległym, wyjściem równoległym

•    Przeprowadzić symulację układu

•    Wygenerować kod w A-HDL utworzonego projektu

Uwaga ! ! !

Aby zrealizować pkt.4 należy zaprojektować w kodzie A-HDL przerzutnik D-synchroniczny z wejściami asynchronicznymi : set , reset.

5. Korzystając z zasobów pkt.l - 4 zbudować rejestr 16 - bitowy typu :

•    LFSR podając na wejście sekwencję S=0 ... 0

•    NLSR podając na wejście sekwencję S=1 ... 1

•    Przeprowadzić symulację projektu

•    Wygenerować kod projektu w A-HDL