Laboratorium Elektroniki cz I 0

96

co prowadzi do zmian rezystancji tego kanału. W efekcie zostaje naruszona liniowa I zależność pomiędzy prądem drenu Jo a napięciem Uos- Zjawisko to opisano teoretycznie za pomocą równania:

I_D = P

(^GS ^T^DS

(5.1)

gdzie: (3 - współczynnik materiałowo-konstrukcyjny,

Ut - napięcie progowe.

W miarę dalszego wzrostu napięcia Uos zależność b = f(Uos) jest coraz bardziej nieliniowa, a z chwilą zrównania się z napięciem nasycenia Uo_Sat wartość prądu l_D przestaje zależeć od wartości napięcia Uos. przyjmując wartość daną równaniem:

^ID=jP(^uGS-^ur)²    (5.2)

Moment ten nazywamy „odcięciem kanału", a wartość tego napięcia można obliczyć ze wzoru:

Uosat = Ugs - Ut    (5.3)

W rzeczywistym tranzystorze wartość prądu b nieznacznie rośnie w zakresie napięcia Uqs > Upsai. co wywołane jest efektem skracania kanału pod wpływem wzrostu wartości napięcia Uos- Polaryzacja podłoża B napięciem Ubs 1 > 0 powoduje wzrost konduktywności kanału, co przy zachowaniu bez zmian wartości napięć Ugs i Uos prowadzi do spadku wartości prądu drenu b- Fizycznie odpowiada to wzrostowi bezwzględnej wartości napięcia progowego Ut we wzorze (5.2) zgodnie z przybliżoną zależnością:

U_T = u_T0 + a^u_bs|    (5.4^|

gdzie:UTo - wartość napięcia Ut dla Ubs = 0,

A - współczynnik materiałowo-konstrukcyjny.

Charakterystyki przejściowe

Charakterystyki przejściowe tranzystorów potowych z izolowaną bramką ilustrujące zależności b = UUgs) przedstawiono na rys. 5.2 dla tranzystorów NMOS z kanałem zubożanym (a) i wzbogacanym (b). W zakresie nasycenia, podobnie jak dla tranzystorów PN FET, zależność tej charakterystyki od napięcia U_Ds jest bardzo mała (por. rys. 4.2). Natomiast polaryzacja podłoża napięciem U_Bs powoduje zmiany

przebiegu tej charakterystyki przedstawione na rys. 5.2. Na rysunku pjęcie progowe Uj; jest to takie napięcie bramki Ugs. przy którym potencjał powierzchniowy półprzewodnika rp_s spełnia warunek, (p_s = 2<p_F, gdzie <p_F to potencjał Fermiego dla danego półprzewodnika. W tej sytuacji potencjały półprzewodnika i izolatora są wyrównane (innymi słowy - ładunek bramki kompensuje ładunki powierzchniowe półprzewodnika, ładunki będące rezultatem kontaktowej różnicy potencjałów i ładunki podłoża). Wzrost napięcia bramki U_Gs powyżej wartości Ut(<Ps > 2<pp) zapoczątkowuje powstawanie kanału n łączącego obszary n⁺ drenu i źródła (w tranzystorach PMOS oczywiście kanału p). W przypadku tranzystora dwu-bramkowego obserwujemy wyraźną zależność przebiegu charakterystyki przejściowej od napięcia drugiej bramki Ugs2, co przedstawiono na rys. 5.3.

powered by

Mi siol

5.2.3. Parametry statyczne tranzystora MIS

Poniżej omówiono najważniejsze parametry statyczne tranzystora MIS podawane

przez producentów.

1.    Maksymalna dopuszczalna moc strat P_max - jest to maksymalna moc, jaka może się wydzielić w obszarze kanału (i w obszarze złącza p-n elektrody podłoża), przy której tranzystor może pracować bez przerwy w sposób długotrwały. Moc ta określona jest z pewnym zapasem przez producenta w celu zapewnienia określonej niezawodności tranzystora:

Pmax ⁼ Ip UdS

Krzywa mocy admisyjnej jest hiperbolą, Id = PmajAJos. co przedstawiono na rys. 5.4.

2.    Prąd nasycenia tranzystora l_Dss - jest to prąd drenu Id płynący przez tranzystor dla bramki zwartej ze źródłem, tj. Ugs = 0, przy określonym napięciu Uos- W tranzystorach z kanałem zubożanym jest to prąd mierzony w zakresie nasycenia charakterystyki l_D = f(Uos). natomiast w tranzystorach z kanałem wzbogacanym jest to prąd wsteczny złącza dren-podłoże.

3- Prąd upływu bramki l_Gss - prąd płynący pomiędzy bramką a kanałem mierzony przy zwarciu źródła z drenem (Uos = 0), dla określonej wartości napięcia Uqs, zawierającego się w granicach 50-80% napięcia przebicia U_Gss-